WWW.DISSERS.RU

БЕСПЛАТНАЯ ЭЛЕКТРОННАЯ БИБЛИОТЕКА

загрузка...
   Добро пожаловать!

Pages:     | 1 | 2 || 4 |

СЗА нет СЗА входных данных выходных данных последовательный непоследовательный доступ к памяти доступ к памяти • работа только с • возможна работа с • возможна работа с • работа с буферизированными видеоканальными видеоканальными буферизированными в МВП данными, данными, данными, в МВП данными, следующими с следующими с • накладные расходы • накладные расходы прогрессивной прогрессивной на работу с памятью на работу с памятью развёрткой. развёрткой.

TRL и TNSA. TNSA.

Примеры:

прослеживание Формирование ДСШ преобразование Хака контуров детектора гистограммы Канни яркостей С точки зрения быстродействия получения данных возможность организации последовательного доступа к памяти важна при выборе между динамической и статической памятью. Поэтому для операций, не имеющих свойства СЗА, в главе вводится дополнительная характеристика их ЗАПграфа: последовательный (или непоследовательный) доступ к памяти.

Описанные особенности генерации адресов видеоданных сведены в табл. 1.

3. “Оконность” алгоритмических операций. Наличие описанного во второй главе свойства “оконности” позволяет, используя внутреннюю память, увеличить скорость доступа к видеоданным. Для наиболее распространённых алгоритмов, у которых нет СЗА и при этом реализуемо последовательное перемещение окна, требуемый объём внутренней памяти может быть вычислен по формулам (2) или (3). Если свойства “оконности" нет, то нет и необходимости последовательного использования одних и тех же данных. Это снижает потребность использования внутренней памяти микросхемы.

4. Отсутствие-присутствие циклов ЗАП–графа. Наличие цикла исключает возможность параллельного или конвейерного выполнения его операторов (т.к. над очередной порцией данных необходимо выполнение всех операторов цикла до поступления новой порции данных). Для работы в темпе поступления видеоданных суммарное время работы всех операторов, входящих в цикл, должно быть не больше периода этого темпа. На рис. 9-а показан пример цикла ЗАП-графа, образованного операторами A, R и P. Этот цикл исполняется над одной порцией данных в течение времени TA+TR+TP. Ни один из операторов цикла не начинает работу до окончания работы предыдущего, что резко сокращает производительность, в частности, - оператора R (TR=TRL). На рис. 9-б операторы R и W - оба работают с одним и тем же элементом памяти, в результате образуется цикл из операторов R, P и W.

TА TR TP TW TА TR TP R W R А P А P a) б) Рис. 9. Циклы на ЗАП-графах.

В четвёртой главе рассматривается организация взаимодействия между микросхемами ПЛИС, ЦСП и МВП, рассчитываются потоки данных между ними.

С использованием параметров ПСПД осуществляется поиск разбиений каждого алгоритма i на части, реализуемые в ПЛИС и в ЦСП. Искомое разбиение выполняется путём минимизации значения следующей функции:

, (4) min( priceПЛИС (,, ) + priceЦСП (,, )) OPПЛИС M ПЛИС DПЛИС-ЦСП OPЦСП M ЦСП DПЛИС-ЦСП i i i i i i ki i i i i i i здесь ki – переменная, определяющая место разбиения i-ого алгоритма, price() – таблично заданная функция цены микросхемы от параметров, OP – требуемый в алгоритмах параметр производительности (количества операций в секунду), M – требуемый объём внутренней памяти, DПЛИС-ЦСП – поток данных между микросхемами ПЛИС и ЦСП. Параметры производительности, объёма внутренней памяти и потока данных детектора не должны превышать их значений из таблиц микросхем. При этом ограничения, влияющие на разбиение алгоритма между ПЛИС и ЦСП, определяются свойствами, выделенными на ЗАП–графах.

k1=k1=AB Ak2=1 k2=k2=G C D E k3=C D F Рис. 10. ПСПД для трёх алгоритмов с независимыми частями A1A2B, CDE и CDF.

Используя ПСПД (рис. 10) для различных вариантов разбиения между ПЛИС и ЦСП частей алгоритмов тех детекторов, которые нужны для создания конкретной СТЗ, можно определить необходимые параметры ПЛИС и ЦСП.

Прежде всего, необходимо исключить повторяющиеся в разных алгоритмах независимые части, работающие с одними и теми же данными (независимые части C и D на рис. 10). Затем для независимых частей, использующих буферизирующий способ работы с внутренней памятью и обрабатывающих одни и те же данные, обнуляются требуемые объёмы внутренней памяти, за исключением части, требующей наибольший объём. Необходимые производительность и объём внутренней памяти ПЛИС определяются суммированием Ki независимых частей алгоритма каждого детектора i, которые должны или могут выполняться на ПЛИС (5, 6). Для ЦСП требуемые характеристики определяются суммированием параметров Li-Ki частей (7, 8).

Ki I Li I OPПЛИС = Fкадр Rk OPk, (5), (7) Ck OPЦСП = Fкадр Rk OPk Ck i=1 k =i=1 k=Ki +Ki I Li I M =. (6) MЦСП = (8) ПЛИС Mk Mk i=1 k =i=1 k=Ki +Здесь Fкадр – частота кадров обрабатываемого изображения, Ck, Rk – количество столбцов и строк обрабатываемых данных на входе k-ой части алгоритма, OPk – количество операций на один пиксел в k-ой части алгоритма каждого детектора.

В свою очередь требование к пропускной способности интерфейса и канала передачи видеоданных между ПЛИС и ЦСП определяются из:

DПЛИС -ЦСП = Fкадр, (9) ComKi +i где ComKi+1 – поток данных между частями алгоритма Ki и Ki+1.

ComK +1 = CK +1 RK +1 BK +, (10) i i i i где B – разрядность выходных данных Ki-ой части алгоритма.

Ki + Значение параметра ComK+1 можно вычислить и другим путём - через коэффициенты KD изменения объёмов потоков данных в каждой из частей алгоритма (пример вычисления KD показан на рис. 8). Пусть Pre(K) – множество независимых частей, непосредственно предшествующих части K, замыкающей перечень алгоритмических частей, исполняемых в ПЛИС, тогда ComK +1 = KDK +. (11) Comk kPr e(K ) DПЛИС-ЦСП данные данные ПИ, ПЛИС ЦСП ПЛИС изображения ЦСП изображения пдп Внешняя шина Внешняя шина DПЛИС DЦСП DЦСП-МВП Порт 1 Порт МВП МВП МВП б) 1 а) DМВП3-Ш МВПМВПDПЛИС-Ш DПЛИС-МВПданные ПЛИС изображения DЦСП-Ш DПЛИС-МВП2 ЦСП ПИ, пдп МВПв) Рис. 11. Архитектуры СТЗ, состоящих из ПЛИС, ЦСП и МВП.

Здесь D - объём передаваемой информации между микросхемами в секунду, ПИ – периферийный интерфейс, ПДП – канал прямого доступа к памяти.

Таким образом, задача параллельно-последовательного распределения частей алгоритмов детекторов сводится к определению таких значений k=Ki, которые в совокупности минимизируют критерий (4) с учётом условия выполнимости алгоритмических частей с индексами меньшими k, определяемого ограничениями возможностей ПЛИС.

В процессе решения этой задачи следует выбрать структуру соединений микросхем ПЛИС, ЦСП и МВП. Важные ограничения в структуре их соединения связаны с каналами передачи данных. При одновременном обращении к памяти и ПЛИС, и ЦСП возможна ситуация недостаточной пропускной способности их общей шины. Наиболее простой выход - архитектура с использованием двухпортового МВП. Такая архитектура позволяет организовать конвейерную работу с обменом данными через обобщённые участки памяти, не затрагивая трафик через шину данных каждого из вычислительных модулей. Единственным ОБЩАЯ ШИНА Внешняя шина недостатком этого варианта является высокая цена на двухпортовые модули памяти, превосходящая цену однопортовых динамических модулей памяти такого же объёма почти в 100 раз. Этот вариант архитектуры (рис.11-a) целесообразен при высоких частотах видеоданных.

В ряде случаев (см. табл.1) возможна детекторная обработка непосредственно видеоканальных данных без предварительной буферизации всего кадра в МВП. Данный способ, во-первых, позволяет уменьшить трафик данных через шину присоединения МВП для сохранения изображения, вовторых, он позволяет уменьшить задержку в обработке очередного кадра и, в третьих, - не использовать адресные линии (это упрощает разводку проводников печатной платы и уменьшает количество занятых ножек ввода/вывода в ПЛИС).

Поэтому в пределах, определяемых допустимыми нагрузками трафика через шину данных, эффективно использовать наиболее дешёвый вариант архитектуры, показанный на рис. 11-б. Здесь трафик данных является однонаправленным от ПЛИС к ЦСП. В этом варианте достаточно просто можно динамически задавать адреса памяти для хранения данных, выходящих из ПЛИС. Эта информация через элементы ЦСП (ПИ и канал ПДП) попадает на шину ЦСП-МВП. Кроме того, через эту шину осуществляется кэширование программного кода и работа с хранимыми в МВП данными.

В общем случае, ПЛИС позволяет довольно гибко синтезировать архитектуры с различными встроенными в ПЛИС коммутаторами шин. Ценой такой гибкой коммутации является увеличение задержки начала процесса передачи данных TRL (пропускная способность при этом остаётся той же). С использованием "ПЛИС-коммутаторов" можно сократить потери эффективности исполнения алгоритма, связанные с большими объёмами передачи видеоданных.

В этом случае существует возможность выполнить требования трафика через шину МВП, при работе в темпе реального времени, и, в то же время, обеспечить передачу данных из ПЛИС в ЦСП. Вариант такой реализации показан на рис. 11в. В этой архитектуре, поступающие кадры поочередно занимают одну из двух МВП, присоединённых к ПЛИС, в то время как с другой МВП через контроллер, реализованный на ПЛИС, работает ЦСП. В главе показано, что этот вариант не эффективен в случае необходимости использования СЗА обращения к памяти при выполнении алгоритма на ЦСП. Показано также, что снижение трафика через общую шину данной архитектуры можно достичь, используя ПИ ЦСП и канал ПДП. В таком варианте ЦСП заказывает копирование блоков изображения из МВП1, или - МВП2. ПЛИС осуществляет посылку заказанных данных в ЦСП через ПИ и канал ПДП. Это исключает операции чтения больших объёмов данных из МВП1 и МВП2 по общей шине, где остаются только операции записи в МВП3.

Каждая из приведенных архитектур соединения микросхем ПЛИС, ЦСП и МВП по-своему хороша (или плоха) для реализации алгоритмов обработки видеоданных. В главе оценивается возможность и преимущества использования каждой из трёх описанных видов архитектур рефлексных камер для реализации различных типов детекторов простых элементов изображения. Полученное отображение множества алгоритмов детектирования на множество архитектур показано в табл. 2.

Результат синтеза архитектур детекторов простых элементов изображения. Табл. 2.

№ детектора (рис.1) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 № архитектуры 2 2 2 1 2 2 2 2 2 2 2 2 3 2 Из таблицы видно, что для большинства детекторов наиболее подходит архитектура, показанная на рис. 10-б. Исключения составляют лишь детектор контуров Канни и детектор Хака для поиска прямых линий, присутствующих в кадре изображения. В главе содержится анализ причин целесообразности выбора другой архитектуры для реализации этих детекторов и приводятся рекомендации по выбору архитектуры, наиболее подходящей для реализации заданного множества детекторов, содержащих в своём составе детекторы Канни и Хака.

Таким образом, формальное описание метода синтеза специализированной архитектуры для реализации заданного алгоритма обработки видеоданных на ПЛИС и ЦСП состоит из последовательности следующих действий:

1. Алгоритмы разбиваются на независимые части.

2. Строятся ЗАП-графы независимых частей алгоритмов.

3. Вычисляются необходимые объёмы внутренней памяти для “оконных” (2), (3) и для других используемых операций.

4. Строится ПСПД.

5. Выделяется подмножество совпадающих независимых частей разных детекторов, работающих с одинаковыми данными. Они исключаются из всех детекторов кроме одного.

6. Выделяется подмножество независимых частей, использующих внутреннюю память буферизирующим способом и работающих с одинаковыми входными данными. Обнуляются требуемые объёмы внутренней памяти во всех независимых частях, за исключением части, требующей наибольший объём.

7. Выбирается одна из трёх архитектур их соединения, исходя из выработанных рекомендаций главы 4.

8. Оцениваются трафики через шины и вычисляются значение критериев ki, используя зависимости (4 - 11).

9. Проверяется выполнимость циклов ЗАП-графа в выбранных микросхемах и архитектуре. Если цикл не выполняется, то следует видоизменить алгоритм или выбрать более удачные микросхемы, минимизируя время выполнения операторов цикла.

10. Оцениваются необходимые объёмы внутренние памяти ПЛИС для группировки обработанных данных в блоки и передачи по интерфейсу.

11. Окончательно выбираются микросхемы.

В пятой главе описанный метод синтеза специализированных архитектур демонстрируется на примере выбора элементной базы и архитектуры СТЗ для распознавания штриховых кодов (ШК).

Передача необработанного ПЛИС ЦСП изображения Гистограмма ПЛИС ЦСП 1. СЗА вых. дан. конт.

2. '+' - 1 16 bit 3. M=4096 [бит] 1280x1280x1024 Осред. 40x40, d=10 128xdX | | 1. посл., окон.

1. посл., окон. 1. посл.

9bit 8bit 8bit 2. '+' - 128x- 128x1280x1024 2. '+' - 3 2. '| |' - | | 3. Mнак=3. Mбуф=20496 3. M=1. посл.

1. посл.

8bit 2. ' - ' - 8bit 2. ' || ' - 1 8bit...

1280x1024 1280xОсред. 40x40, d=10 128x102 3. M=dY | | 3. M=1. посл., окон.

1. посл., окон. 1. посл.

9bit 8bit 8bit 2. '+' - 2. '+' - 3 2. '| |' - 3. Mнак=3. Mбуф=20496 3. M=1280x1024 1280xОсред. 40x40, d=128xd45 | | 1. посл., окон.

1. посл., окон. 1. посл.

9bit 8bit 8bit 2. '+' - 128x- 128x2. '+' - 3 2. '| |' - | | 3. Mнак=3. Mбуф=20496 3. M=1. посл.

1. посл.

2. ' - ' - 8bit 2. ' || ' - 1 8bit...

1280x1024 1280xОсред. 40x40, d=10 128x102 3. M=d135 | | 3. M=1. посл., окон.

1. посл., окон. 1. посл.

9bit 8bit 8bit 2. '+' - 2. '+' - 3 2. '| |' - 3. Mнак=3. Mбуф=20496 3. M=12 3 4 ПЛИС ЦСП 128x

8bit 1bit OR...

2. '<' - 1 Разметка 1. посл.

128x128x3. M=0 1.СЗА вх. дан., цикл.

2. ' OR ' - 2.

128x102 1bit 8bit 3. M=...

128x102 3. M=

8bit 1bit...

2. '<' - 3. M=67 Рис. 12. ПСПД алгоритма локализации штрихового кода.

Задача распознавания и алгоритм её решения описываются в начале главы.

Особенности оптической части делают критичным ко времени исполнения алгоритм локализации ШК, который должен производить обработку изображения разрешением SXGA (1280x1024) с частотой 30 кадров/сек. После обнаружения ШК происходит его декодирование, в течение этого периода времени локализация ШК на вновь поступающих кадрах изображения продолжается, в МВП сохраняются только те кадры, на которых найдены ШК. Отсутствие требований к высокому быстродействию алгоритмов декодирования ШК позволяет реализовать их на ЦСП. Таким образом, производится разложение между ПЛИС и ЦСП алгоритма локализации ШК, ПСПД которого показана на рис. 12. На этой схеме показаны также параметры задачи передачи необработанного изображения в МВП и формирования гистограммы яркостей элементов изображения.

Pages:     | 1 | 2 || 4 |






© 2011 www.dissers.ru - «Бесплатная электронная библиотека»