WWW.DISSERS.RU

БЕСПЛАТНАЯ ЭЛЕКТРОННАЯ БИБЛИОТЕКА

загрузка...
   Добро пожаловать!

Pages:     || 2 | 3 |

На правах рукописи

КАГРАМАНЯН ЭМИЛЬ РУДОЛЬФОВИЧ РАЗРАБОТКА МЕТОДОВ И МОДЕЛЕЙ ДЛЯ ХАРАКТЕРИЗАЦИИ СЛОЖНО-ФУНКЦИОНАЛЬНЫХ БЛОКОВ КМОП СБИС С УЧЕТОМ ВАРИАЦИЙ ПАРАМЕТРОВ ТРАНЗИСТОРОВ Специальность: 05.13.12 - системы автоматизации проектирования

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата технических наук

Москва – 2009

Работа выполнена на кафедре ПКИМС Московского государственного института электронной техники (технического университета).

Научный консультант: доктор технических наук Гаврилов Сергей Витальевич

Официальные оппоненты: доктор технических наук, доцент Марченко Александр Михайлович кандидат технических наук Герасимов Юрий Михайлович

Ведущая организация: ОАО «Ангстрем-М»

Защита состоится « 24 » сентября 2009 года в 14 часов 30 минут на заседании диссертационного совета Д.212.134.01 при Московском государственном институте электронной техники (техническом университете) по адресу: 124498, Москва, Зеленоград, проезд 4806, д. 5, МИЭТ.

С диссертацией можно ознакомиться в библиотеке Московского государственного института электронной техники (технического университета).

Автореферат разослан « 30 » июля 2009 г.

Соискатель Каграманян Э.Р.

Ученый секретарь диссертационного совета Д.212.134.01, доктор технических наук, доцент Крупкина Т.Ю.

2

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы.

В течение последних десяти лет стремительные темпы развития технологии интегральных схем (ИС) стали опережать прогнозы, сделанные на заре развития микроэлектроники и выраженные в так называемом законе Мура. Несмотря на некоторые пессимистичные прогнозы конца 90-х годов прошлого века, согласно которым дальнейшее масштабирование КМОП-технологии станет невозможным при достижении размерами транзисторов предельного значения в 100 нм, ведущие фабрики-производители СБИС уже сегодня активно осваивают техпроцессы с размерами транзисторов 45 и 32 нм. Более того, согласно оценкам экспертов ITRS (International Technology Roadmap for Semiconductors), в ближайшие несколько лет наладится массовое производство кристаллов КМОП СБИС с проектной нормой нм.

Параллельно с проблемой технологической реализации проектов нанометровых СБИС в последние годы усугубилась проблема обеспечения приемлемого параметрического выхода годных ИС. Причина этого заключается в следующем: при переходе на глубоко-субмикронные и нанометровые технологии такие факторы, как вариации технологических и внешних параметров, а также эффекты деградации транзисторов, оказывают все более существенное влияние на работоспособность СБИС. Причем, если технологические вариации непосредственно ухудшают параметрический выход годных схем при производстве, то внешние вариации и эффекты деградации транзисторов могут существенно влиять на характеристики схемы уже в процессе ее эксплуатации. Таким образом, для того чтобы точнее прогнозировать быстродействие будущего кристалла СБИС и, тем самым, иметь возможность повысить процент выхода годных, необходимо на ранних стадиях проектирования учитывать влияние вариаций параметров и эффектов деградации на временные характеристики схемы.

Непрерывное развитие методов и моделей для анализа быстродействия СБИС периодически отражается в новых версиях соответствующих программ моделирования таких лидеров производства промышленных САПР СБИС, как Synopsys, Cadence, Mentor Graphics и некоторых других компаний. Это несомненно свидетельствует об актуальности данной проблемы. На сегодняшний день существуют методы и модели для характеризации стандартных библиотечных вентилей и сложно-функциональных (СФ) блоков СБИС на схемотехническом уровне. Однако при переходе на техпроцессы с нанометровыми размерами элементов, в силу увеличения размеров схем и количества варьируемых параметров, схемотехнические методы характеризации, требующие многократного моделирования схемы с учетом всех комбинаций входных и технологических параметров, становятся неэффективными с точки зрения временных и машинных затрат. Следовательно, одной из ключевых задач является ускорение процесса характеризации за счет разработки новых методов и моделей для временного анализа быстродействия сложно-функциональных блоков СБИС с учетом чувствительностей временных параметров к вариациям параметров транзисторов. Для решения этой проблемы необходима модель, сочетающая логику работы схемы и ее структуру с электрическими параметрами на транзисторном уровне. Подобная модель должна позволить достичь существенного ускорения процесса анализа быстродействия.

Данная диссертационная работа посвящена решению этой проблемы.

Цель работы и задачи исследования. Целью диссертационной работы является разработка методов и моделей для ускоренной характеризации сложнофункциональных блоков цифровых КМОП СБИС с учетом вариаций параметров транзисторов.

На основании исследования состояния проблемы для достижения поставленной цели в диссертационной работе решаются следующие задачи:

1. Разработка логико-временных моделей библиотечных элементов и сложнофункциональных блоков для ускорения процесса характеризации по сравнению с существующим подходом, основанном на схемотехническом моделировании;

2. Разработка метода расчета чувствительностей временных параметров КМОП-схем к вариациям параметров транзисторов;

3. Разработка методов и алгоритмов логико-временного анализа для характеризации КМОП-схем с учетом вариаций параметров транзисторов;

4. Апробация предложенных методов с помощью численных экспериментов.

Методика проведения исследования разработанных моделей, методов и алгоритмов включает использование аппарата теории графов, теории электрических цепей и дискретной математики.

Научная новизна результатов, представленных в диссертационной работе, заключается в следующем:

1. Разработана логико-временная модель сложно-функционального блока СБИС, сочетающая в себе логическую функцию и структуру блока на транзисторном уровне, которая позволяет ускорить процесс характеризации за счет перехода со схемотехнического на логико-временной уровень анализа.

2. Разработан метод характеризации чувствительностей временных параметров КМОП-схем к вариациям параметров транзисторов, основанный на предложенных формульных выражениях коэффициентов чувствительностей, который позволяет на этапе логико-временного анализа учитывать влияние изменений параметров транзисторов.

3. Разработан алгоритм поиска критических входных тестовых наборов для решения задачи характеризации сложно-функциональных блоков цифровых СБИС. В отличие от известных подходов, предложенный алгоритм обеспечивает интервальный подход к формированию эквивалентной П–модели блока при оценке быстродействия СБИС на логико-временном уровне абстракции, тем самым позволяя достичь существенного сокращения времени характеризации схемы.

Практическая ценность работы.

Результаты работы могут найти применение при проектировании широкого класса КМОП СБИС на этапе характеризации библиотек стандартных цифровых вентилей и сложно-функциональных блоков. Разработанные методы и алгоритмы могут быть использованы в качестве дополнения к существующим маршрутам верификации цифровых КМОП СБИС в целях ускорения цикла проектирования.

Реализация и внедрение результатов работы.

Проведен цикл исследований с помощью численных экспериментов. На основе полученных результатов разработан и апробирован маршрут проектирования сложно-функциональных блоков цифровых КМОП СБИС с учетом вариаций параметров транзисторов. Разработанные методы и алгоритмы внедрены в ОАО «Ангстрем-М» и ИППМ РАН, а также включены в учебный процесс МИЭТ в форме учебно-методического пособия для лабораторного практикума.

Апробация работы.

Результаты диссертационной работы докладывались и обсуждались на следующих конференциях:

1) XIV Всероссийская межвузовская научно-техническая конференция студентов и аспирантов “Микроэлектроника и информатика” Москва, Зеленоград, 2007;

2) I Всероссийская межвузовская научно-практическая конференция “Актуальные проблемы информатизации. Развитие информационной инфраструктуры, технологий и систем”, Москва, Зеленоград, 2007;

3) XIII Международная открытая научная конференция “Современные проблемы информатизации в моделировании и социальных технологиях”, Воронеж, 2008;

4) XIV Международная научно-техническая конференция студентов и аспирантов “Радиоэлектроника, электротехника и энергетика”, Москва, 2008;

5) III Московско-Баварская студенческая школа MB-JASS, Москва, Зеленоград, 2008;

6) III Всероссийская научно-техническая конференция “Проблемы разработки перспективных микроэлектронных систем”, Москва, 2008.

7) I Окружная научно-техническая конференция молодых ученых и специалистов “Радиоэлектроника, электротехника и энергетика”, Москва, Зеленоград, 2009.

Публикации.

Основные результаты диссертационной работы опубликованы в виде двенадцати научных трудов, в числе которых три статьи в ведущих рецензируемых научных журналах, включенных Высшей аттестационной комиссией Министерства образования и науки Российской Федерации в список изданий, рекомендуемых для опубликования основных научных результатов диссертации на соискание ученой степени кандидата наук.

Структура и объем работы.

Диссертационная работа состоит из введения, пяти глав, заключения и списка используемой литературы из 84 наименований. Основной текст занимает страницу машинописного текста.

ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность темы, определена цель диссертационной работы, сформулирована постановка задачи диссертационного исследования и основные положения работы, выносимые на защиту. Также приведены основные сведения о результатах обладающих научной новизной, обосновано содержание глав диссертации.

Первая глава посвящена исследованию методов анализа быстродействия СБИС с учетом вариаций и эффектов деградации транзисторов во времени. В целях обоснования и уточнения направления исследования, рассмотрено современное состояние проблемы анализа быстродействия сложно-функциональных блоков КМОП СБИС с учетом вариаций параметров транзисторов. Анализ методов оценки быстродействия СБИС показывает, что программы схемотехнического моделирования являются эталонными с точки зрения точности результатов относительно реальных значений параметров, измеренных на тест-кристаллах. В качестве входной информации такие программы используют описание схемы на транзисторном уровне и задание на моделирование. Однако SPICE-подобные программы, как правило, имеют кубическую сложность алгоритма от числа элементов схемы. Кроме того, для характеризации заказного СФ-блока требуется моделировать схему при всех комбинациях входных сигналов и варьируемых параметров. Это приводит к экспоненциальной зависимости числа прогонов от числа варьируемых параметров и количества входов схемы. Следовательно, для характеризации сложно-функциональных блоков схемотехнические методы неэффективны с точки зрения временных и машинных затрат, то есть необходимы методы позволяющие ускорить процесс характеризации заказных блоков.

Более быстрым способом характеризации СФ-блока является статический временной анализ (СВА). Можно выделить следующие преимущества современных коммерческих программ СВА:

1) алгоритм СВА, как правило, имеет линейную сложность от размеров схемы, что позволяет за приемлемое время проводить анализ быстродействия СБИС, состоящих из десятков миллионов транзисторов;

2) СВА является консервативным методом оценки быстродействия: а именно, завышает оценку задержки длинных путей распространения сигнала в схеме и занижает задержку коротких путей. Это дает разработчику гарантию, что схема будет иметь как минимум то быстродействие, которое было определено в результате СВА;

3) в результате развития современные алгоритмы СВА позволяют учитывать ключевые факторы, определяющие быстродействие глубоко-субмикронных и нанометровых СБИС: влияние межсоединений, выявление ложных путей и т.д.;

4) промышленные программы СВА имеют удобный интерфейс, а входные и выходные форматы данных соответствуют общепринятым стандартам.

Два основных типа СВА – это детерминистический статический временной анализ (ДСВА) и статистический СВА (ССВА). Второй подход является наиболее адекватным методом учета глобальных и локальных вариаций параметров.

Входными данными для статистического временного анализа служат результаты характеризации библиотек стандартных вентилей с учетом вариаций. Процесс характеризации библиотеки при учете вариаций, например, десяти параметров (таких как длина канала транзисторов, напряжение питания, температура, пороговое напряжение, толщина слоя окисла и т.д.) занимает несколько месяцев даже при использовании ста современных процессоров. Следовательно, с точки зрения итогового ускорения процесса анализа быстродействия СФ-блока такой подход не дает желаемого результата. Можно сделать вывод, что для ускорения процесса характеризации необходим переход со схемотехнического на более высокий уровень абстракции.

Кроме ускорения процесса характеризации при условии учета вариаций параметров транзисторов, второй задачей, рассматриваемой в рамках данной диссертационной работы, является учет влияния деградации транзисторов во времени на изменения (вариации) их параметров.

С середины 2002 года в промышленных САПР СБИС стали появляться программы анализа быстродействия, включающие в себя механизмы учета влияния деградации транзисторов во времени на изменения их ключевых параметров. Как правило, эти программы работают на схемотехническом уровне, а включенный в них анализ влияния деградации основан на моделях деградации, которые получены посредством экспериментов, приводящих к ускоренному “старению” кристалла. На рис. 1 представлен общий маршрут анализа быстродействия на схемотехническом уровне с учетом деградации транзисторов во времени.

Рис. 1. Общий маршрут анализа быстродействия схем с учетом деградации транзисторов Необходимо отметить, что модель деградации в представленном маршруте, как правило, встроена в программу схемотехнического анализа, а технологические коэффициенты этой модели поставляются разработчикам СБИС в виде отдельного файла. Соответствующие модели на логико-временном уровне отсутствуют.

Pages:     || 2 | 3 |






© 2011 www.dissers.ru - «Бесплатная электронная библиотека»