WWW.DISSERS.RU

БЕСПЛАТНАЯ ЭЛЕКТРОННАЯ БИБЛИОТЕКА

загрузка...
   Добро пожаловать!

Pages:     | 1 || 3 |

Во второй главе рассмотрена архитектура аппаратно-программных модулей для создания лазерных растровых систем высокого разрешения большого формата, обеспечивающая снижение стоимости оборудования при сохранении качественных характеристик. Определены основные требования, предъявляемые к различным составным частям систем. Определен основной набор функций контроллера, необходимый для управления лазерными растровыми устройствами. С учетом возможностей буферной памяти с двумерным доступом к данным предложена структура унифицированного управляющего устройства представленного на рис. 1.

Эта структура включает в себя: Адаптер - интерфейсный модуль, принимающий данные по шине РС и передающий их через скоростной последовательный интерфейс в Блок управления. Блок управления содержит три универсальных модуля: Модуль синхронизации, Модуль буферной памяти и Базовый системный модуль, к которым подключены все специализированные узлы - датчики и драйверы исполнительных механизмов, ориентированные на конкретные механизмы развертки изображения и лазерные системы фокусировки и модуляции. Базовый модуль связан с шиной персонального компьютера при помощи канала управления.

Рис. 1. Структура унифицированного управляющего устройства

Канал управления представляет собой стандартный последовательный интерфейс, подключаемый к порту персонального компьютера с одной стороны и к входам последовательного порта Базового модуля с другой. Этот канал служит для передачи команд управления контроллером, получения статусной информации о состоянии устройства. Канал данных предназначен для передачи битовой карты изображения в Модуль буферной памяти и представляет собой специально разработанный синхронный последовательный интерфейс (Адаптер) со скоростью передачи более 30 мбит в секунду. Данные из компьютера передаются в контроллер строка за строкой. Чтение на вывод осуществляется по столбцам. Для повышения быстродействия в организации буферной памяти использован метод параллельной выборки данных. Данные строк и столбцов при заданной функции распределения всегда находятся в разных модулях памяти, что определяет возможность параллельной выборки.

В представленном наборе модулей на аппаратном уровне выполняется следующий ряд функций, улучшающих качественные характеристики выводимых изображений:

1. Геометрическая коррекция, позволяющая компенсировать геометрические искажения изображения, например, связанные со спиральным режимом вывода.

2. Режим микромасштабирования, реализованный в наборе модулей компенсирующий неточность изготовления оптико-механических узлов за счет введения функции коррекции в управляющий микропроцессор и оригинальных средств изменения масштаба в модуль синхронизации.

3. Функция удвоения разрешающей способности вывода для устройств с многолучевой схемой записи за счет реализации смещения записывающего оптико-механического узла на минимального расстояния между записывающими лучами.

4. С целью уменьшения муара введена функция переменного растра записи, что делает пространственную частоту муара переменной и как следствие менее заметной.

Далее во второй главе рассматривается система управления для лазерных технологических систем, для которых требуется наличие режима векторного движения лазерного луча и также возможность вывода в растровом режиме. Для унификации аппаратных средств управления лазерными системами с возможностью реализации как векторного, так и растрового способа вывода информации в настоящей главе предложен контроллер, структура которого оптимизирована для решения задач управления электромеханическими приводами лазерных технологических установок. Контроллер выполнен в виде двух логически независимых узлов: первый – для управления данными и модуляцией мощности лазера и второй – для управления движением исполнительных механизмов, обеспечивающих развертку лазерного луча. Каждый из узлов, выполняющих различные, специфичные для каждого из них функции управления, выполнен в виде отдельного микроконтроллера. В функции первого (управляющего) микроконтроллера входит: обслуживание параллельного порта, либо последовательного канала по обеспечению приема и буферизации потока данных, дешифрация и исполнение команд, обработка и исполнение запросов пульта управления, визуализация данных на дисплее, передача данных на выход для регистрации на носителе, а также управление приводами вспомогательных механизмов и движением по оси Z. В функции второго (исполнительного) микроконтроллера входит обеспечение быстрого движения лазерного луча по координатам X и Y, и слежение за состоянием технологических датчиков. Обмен информацией между микроконтроллерами внутри контроллера осуществляется по последовательному синхронному каналу.

Рис. 2. Структура контроллера управления лазерными

технологическими системами

При разработке системы команд управляющего контроллера, связанного с компьютером посредством параллельного принтерного интерфейса либо канала USB, осуществлена максимальная совместимость с известным стандартом языка ESC/P фирмы «Epson». Такая совместимость облегчает создание математического обеспечения, позволяет легко встраивать его в операционную систему компьютера. Использование системы команд широко известного производителя оборудования для вывода изображений позволяет с минимальными переделками использовать стандартные шаблоны драйверов принтеров при написании программного драйвера устройства. Для осуществления векторного движения в базовый состав команд были введены дополнительные команды. Функциональная схема контроллера приведена на рис. 2. Одним из применений разработанной системы управления лазерными технологическими системами, является система лазерной маркировки. Контроллер обеспечивает скорость маркировки, определяемую максимальным быстродействием сканеров (1 мс/микровектор) и 12-разрядное разрешение по обеим координатам.

Вывод файла рисунка на изделие может выполняться четырьмя различными перьями (цветами). При выводе линий пером номер 0, 1, 2, 3 в контроллере реализована возможность управления мощностью лазера, что фактически обеспечивает либо разную глубину гравировки, либо различные физико-химические реакции в маркируемом материале в соответствии с патентом [15]. Применение предложенного в диссертации способа маркировки существенно повышает защищенность изделия от несанкционированного копирования.

Глава 3. Буферизация данных в системах с двумерным доступом

Третья глава диссертации посвящена вопросу буферизации двумерных данных. В ней описывается разработанное автором буферное запоминающее устройство с произвольной выборкой двумерного фрагмента, которое может применяться в различных системах ввода-вывода и обработки двумерных данных. Блок-схема устройства представлена на рис. 3. Память исходного изображения емкостью MxN элементов, а также память блока запоминающих устройств данных емкостью LxP элементов (M, N, L, и P – степени числа 2) разбиваются на сегменты 4x4 элемента. В памяти исходного изображения содержится, а в буферной памяти сегментов. Сегмент является единицей данных при загрузке данных в буферное запоминающее устройство. Блок памяти адреса (БА) содержит ячеек памяти (по одной на каждый сегмент), в которых хранятся старшие разряды адресов сегментов. При генерации адреса фрагмента изображения размером 4х4 пикселя с произвольным адресом его элементы могут лежать в разных сегментах. В блоке БА осуществляется параллельный контроль достоверности данных, содержащихся в блоке памяти данных (БД) в четырех соседних сегментах. При отсутствии данных требуемый сегмент загружается из памяти исходного изображения, после чего возможна выборка по произвольному адресу. В зависимости от адреса возможна загрузка от одного до четырех сегментов. Их количество определяется функциями маскирования флагов сравнения старших разрядов полного адреса памяти и данных в БА.

В БД с помощью шестнадцати пар сумматоров, блока циклического сдвига данных, шестнадцати модулей памяти реализована произвольная выборка фрагмента элемента вида

. (1)

При линейной организации памяти, когда данные в памяти располагаются строка за строкой, адреса элементов, образующих квадратную матрицу (1), можно представить следующим образом: где i и j – целые числа, изменяющиеся в пределах P –длина строки; m и n –координаты центрального элемента.

Рис. 3. Буферное запоминающее устройство с произвольной

выборкой двумерного фрагмента

В предлагаемом буферном запоминающем устройстве элементы двумерного массива распределены по шестнадцати модулям памяти в соответствии с функцией распределения

(2)

где “ = ” символ, обозначающий операцию взятия остатка от деления; - номер модуля памяти.

Адреса элементов массива в модулях памяти определяются формулой

, (3)

где “ – “ – символ, обозначающий операцию взятия целой части деления. Таким образом, положение элемента массива в памяти определяется номером модуля памяти и адресом внутри модуля, вычисляемым по формулам (2) и (3). Для распределения элементов массива, определяемого формулой (2), элементы фрагмента (1) при любых m и n, таких, что и, будут находиться в разных модулях памяти. Адресные функции для параллельного доступа к фрагменту, естественно, вытекают из (2) и (3) и имеют вид

где Ai номер модуля памяти, i – целое число, изменяющееся в пределах Пусть – размерность массива данных, хранящегося в памяти исходного изображения, – размерность массива данных, хранящегося в БД буферного запоминающего устройства. Разрядность шины полного адреса памяти двумерного фрагмента (1) можно представить выражением

, (4)

где – разрядность шины адреса. Выражение в первых круглых скобках представляет старшие разряды полного адреса памяти, во вторых – разряды адреса сегмента в БД, содержащего центральный элемент матрицы (1). Цифрой 4 обозначены разряды m0, m1, n0, n1, адресующие элемент внутри сегмента. Старшие разряды полного адреса памяти запоминаются в БА, длина слова которого равна, где T – добавочный разряд истинности данных. Разряд обнуляется перед началом сеанса работы буферного запоминающего устройства и устанавливается в единицу при записи адреса сегмента в БА, в то время как сегмент загружается в БД. Емкость БА определяется емкостью БД, т. е. количеством сегментов, содержащихся в БД, поэтому адресная шина БА содержит двоичных разрядов. Ввиду того, что в БД осуществляется выборка фрагмента с переходом через границы сегмента, в состав адресной шины БД входят также разряды m0, m1, n0, n1. Элементы фрагмента (1) могут находиться в одном, двух или четырех сегментах. С целью параллельной проверки на предмет наличия или отсутствия требуемых сегментов в БД, в БА организована двумерная выборка фрагмента 2х2 элемента вида

, (5)

где i,j – индексы, определяющие адрес фрагмента, причем ; bi,j – центральный элемент фрагмента. Элементы массива размерностью, распределены по четырем модулям памяти в соответствии с функцией распределения, (6)

где — номер модуля. Адреса элементов массива в модулях памяти определяются формулой.

Адресные функции для параллельного доступа к фрагменту имеют вид

; ; (7)

;,

где A0, A1, A2, A3, — номера модулей памяти блока БА. В модуле памяти А0 БА хранятся старшие разряды сегментов, удовлетворяющие условию в модуле А1 — удовлетворяющие условию в модуле А2 — удовлетворяющие условию в модуле А3 — удовлетворяющие условию. Так же, как и в памяти данных, использование функции (6) приводит к зависимости порядка расположения выходных данных модулей памяти A0, A1, A2 и A3 от адреса извлекаемых сегментов. Однако в отличие от схемы перестановки данных, используемой в БД, корректировке подвергается порядок следования флагов сравнения данных в модулях памяти и старших разрядов адресов сегментов, генерируемых соответствующими адресными сумматорами. Блок, реализующий функцию перестановки флагов сравнения, представляет собой двухкаскадный циклический сдвигатель. Первый каскад осуществляет циклический сдвиг внутри двух групп флагов сравнения (по два в каждой группе) и управляется разрядом n2 полного адреса памяти, второй каскад осуществляет циклический сдвиг самих групп флагов и управляется разрядом m2 полного адреса памяти.

На рисунке 4а изображены девять сегментов, обозначенных цифрами 1…9, в которых могут располагаться элементы фрагмента (1), если элемент находится в центральном сегменте 5. Из рисунка видно, что при m1=0 и n1=0 элементы фрагмента (1) могут находиться в сегментах 1, 2, 4, 5; при m1=1, n1=0 — в сегментах 4, 5, 7, 8; при m1=1, n1=1 — в сегментах 5, 6, 8, 9. Для выборки из БА данных о требуемых сегментах в адресные функции каждого модуля памяти введены разряды m1 и n1. Адресные функции для модулей памяти БА принимают вид

; ;

;,

где A0, A1, A2 и A3 — номера модулей памяти.

Рис. 4. Сегменты двумерной матрицы данных

На рисунке 4б изображены четыре сегмента двумерной матрицы данных, обозначенные цифрами 1 – 4, в которых могут находиться элементы фрагмента (1) с учетом модифицированных адресных функций (7). Внутренний квадрат ограничивает местоположение центрального элемента amn, внешний – границы фрагмента (1) при изменении положения amn в заданных пределах. В зависимости от положения центрального элемента amn требуется загрузка различного количества сегментов, что задается разрядами m0, m1, n0, n1. Для сегментов с номерами 1 – 4 определяются четыре логические функции F1, F2, F3 и F4. Единичное значение функции означает, что сегмент должен быть загружен.

; ; ;.

Далее в третьей главе проведен анализ систем организации памяти с параллельным доступом к элементам двумерного, а также многомерного массива данных. Рассмотрена модель памяти, предназначенная для хранения произвольного набора конечномерных массивов. При этом в предлагаемой модели возможно осуществление параллельного доступа к сечениям, выделяемым в массивах фиксацией одной из координат, и большому набору многомерных параллелепипедов, являющихся подмассивами исходных массивов. Предположим, что имеется N модулей памяти. Каждый такой модуль имеет адресную шину, шину данных и линию для передачи управляющего сигнала чтения/записи. Считаем, что емкость всех модулей одна и та же и равна K.

Рис. 5. Устройство памяти с параллельным доступом к данным


Pages:     | 1 || 3 |






© 2011 www.dissers.ru - «Бесплатная электронная библиотека»