WWW.DISSERS.RU

БЕСПЛАТНАЯ ЭЛЕКТРОННАЯ БИБЛИОТЕКА

   Добро пожаловать!

Pages:     | 1 || 3 | 4 |

«А. В. Евстифеев С Е Р И Я Микроконтроллеры AVR семейства Classic фирмы ATMEL 3 е издание, стереотипное Москва Издательский дом «Додэка XXI» 2006 — 1 — МИРОВАЯ ЭЛЕКТРОНИКА УДК 004.312 (035.5) ББК ...»

-- [ Страница 2 ] --

Таблица 3.1. Дополнительные символические имена индексных регистров Регистр Символическое имя R26 XL R27 XH R28 YL R29 YH R30 ZL R31 ZH Примечание:

Для AT90S1200 определены только два регистра указателя: R30 — ZL и R31 — ZH.

Названия этих включаемых файлов унифицированы и определяют ся следующим образом:

<номер_модели>def.inc Например, программа для микроконтроллера AT90S8515 должна содержать следующую директиву ассемблера:

.include "8515def.inc" Необходимо только помнить, что если для обращения к регистру ввода/вывода используются команды обмена с ОЗУ, то к символичес кому имени требуется прибавить число $20.

Kак уже было упомянуто, в микроконтроллерах семейства память про грамм является 16 разрядной. Соответственно большинство команд опи сывается 16 разрядным словом, которое называется также кодом опера ции (KОП). Kод операции — это число, расположенное в памяти про грамм и определяющее действие, которое необходимо произвести между источником и приемником. Ряд команд, у которых один из операндов яв ляется 16 разрядным адресом, занимает две ячейки памяти программ. Со ответственно код операции таких команд является 4 байтным числом.

— 78 — 3. Система команд В ряде случаев значение операнда источника может содержаться непосредственно в коде операции, а не в регистре. Это происходит в том случае, когда операндом источником является непосредственное значение (константа). Использование констант позволяет повысить удобочитаемость программы, а также упростить ее отладку и дальней шее развитие. В упомянутых включаемых файлах описано несколько констант, которые могут быть полезны при написании программ:

RAMEND — значение верхнего адреса внутреннего ОЗУ (для AT90S1200 эта константа не определена);

XRAMEND — значение верхнего адреса внешнего ОЗУ (для всех моделей, кроме AT90S4414 и AT90S8515, эта константа равна нулю);

E2END — значение верхнего адреса EEPROM;

FLASHEND — значение верхнего адреса памяти программ.

3.3. Типы команд Все множество команд микроконтроллеров AVR семейства Classic можно разбить на несколько групп:

• команды логических операций;

• команды арифметических операций и команды сдвига;

• команды операций с битами;

• команды пересылки данных;

• команды передачи управления;

• команды управления системой.

Kаждая группа подробно описана в следующих параграфах.

3.3.1. Kоманды логических операций Эти команды позволяют выполнять стандартные логические опе рации над байтами, такие как «логическое умножение» (И), «логичес кое сложение» (ИЛИ), операцию «исключающее ИЛИ», а также вы числение обратного и дополнительного кодов числа. K этой группе можно отнести также команды очистки/установки регистров и коман ду перестановки тетрад. Все операции производятся над регистрами общего назначения, результат сохраняется в одном из РОН. Все логи ческие операции выполняются за один машинный цикл.

— 79 — 3. Система команд 3.3.2. Kоманды арифметических операций и команды сдвига K данной группе относятся команды, выполняющие такие базовые операции, как сложение, вычитание, сдвиг (вправо и влево), инкре мент и декремент. Все операции производятся только над регистрами общего назначения. При этом микроконтроллеры AVR позволяют лег ко оперировать как знаковыми, так и беззнаковыми числами, а также работать с числами, представленными в дополнительном коде.

Все команды рассматриваемой группы выполняются за один ма шинный цикл, за исключением команд, оперирующих двухбайтовыми значениями, которые выполняются за два цикла.

3.3.3. Kоманды операций с битами K данной группе относятся команды, выполняющие установку или сброс заданного разряда РОН или РВВ. Причем для изменения состояния разрядов регистра состояния SREG имеются также до полнительные команды (точнее, эквивалентные мнемонические обозначения общих команд), т.к. проверка состояния разрядов именно этого регистра производится чаще всего. Условно к этой группе можно отнести также две команды передачи управления ти па «проверка/пропуск», которые пропускают следующую команду в зависимости от состояния разряда РОН или РВВ.

Все задействованные разряды РВВ имеют свои символические имена. Определения этих имен описаны в том же включаемом файле, что и определения символических имен адресов регистров (см. пара граф 3.2). Таким образом, после включения в программу указанного файла в командах вместо числовых значений номеров разрядов можно будет указывать их символические имена.

Следует помнить, что в командах CBR и SBR операндом является битовая маска, а не номер разряда. Для получения битовой маски из номера разряда следует воспользоваться ассемблерным оператором «сдвиг влево» (<<), как показано в следующем примере:

sbr r16,(1<

Установить флаги SE и SM ;

регистра MCUCR — 80 — 3. Система команд Следует обратить внимание, что приоритет оператора «+» выше, чем оператора «<<», для получения требуемого результата слагаемые заключены в скобки.

Всем командам данной группы требуется один машинный цикл для выполнения, за исключением случаев, когда в результате проверки проис ходит пропуск команды. В этом случае команда выполняется за два или три машинных цикла в зависимости от пропускаемой команды.

3.3.4. Kоманды пересылки данных Kоманды этой группы предназначены для пересылки содержимого ячеек, находящихся в адресном пространстве памяти данных. Разделение адресного пространства на три части (РОН, РВВ, ОЗУ) предопределило разнообразие команд данной группы. Пересылка данных, выполняемая командами группы, может производиться в следующих направлениях:

• РОН РОН;

• РОН РВВ;

• РОН память данных (3 вида адресации).

Также к данной группе можно отнести стековые команды PUSH и POP (отсутствуют в AT90S1200), позволяющие сохранять в стеке и вос станавливать из стека содержимое РОН.

На выполнение команд данной группы требуется от одного до трех машинных циклов в зависимости от команды.

3.3.5. Kоманды передачи управления В эту группу входят команды перехода, вызова подпрограмм и возврата из них и команды типа «проверка/пропуск», пропускающие следующую за ними команду при выполнении некоторого условия. Также к этой группе относятся команды сравнения, формирующие флаги регистра SREG и предназначен ные, как правило, для работы совместно с командами условного перехода.

В системе команд микроконтроллеров семейства имеются команды как безусловного, так и условного переходов. Kоманды косвенного (IJMP) и относительного (RJMP) безусловного перехода являются са мыми простыми в этой группе. Их функция заключается только в за писи нового адреса в счетчик команд. Kоманды условного перехода также изменяют содержимое счетчика команд, однако это изменение происходит только при выполнении некоторого условия или, точнее, при определенном состоянии различных флагов регистра SREG.

— 81 — 3. Система команд Все команды условного перехода можно разбить на две подгруппы.

Первая подгруппа — команды условного перехода общего назначения. В эту подгруппу входят две команды BRBS s,kи BRBC s,k, в которых яв но задается номер тестируемого флага регистра SREG. Соответственно переход осуществляется при SREG.s = 0 (BRBC) или SREG.s = 1 (BRBS).

Другую подгруппу составляют 18 специализированных команд, каждая из которых выполняет переход по какому либо конкретному условию («рав но», «больше или равно», «был перенос» и т.п.). Причем одни команды ис пользуются после сравнения беззнаковых чисел, другие — после сравне ния чисел со знаком. Возможные проверяемые условия, а также соответ ствующие им команды условного перехода приведены в Табл. 3.2.

Таблица 3.2. Сводная таблица команд условного перехода Логич. Обратная Логич. Тип Проверка Kоманда Kоманда условие проверка условие данных Rd > Rr Z • (N V) = 0 BRLT* Rd = Rr Z + (N V) = 1 BRGE* Со знаком Rd = Rr (N V) = 0 BRGE Rd < Rr (N V) = 1 BRLT Со знаком Rd = Rr Z = 1 BREQ Rd Rr Z = 0 BRNE Со знаком Rd = Rr Z + (N V) = 1 BRGE* Rd > Rr Z • (N V) = 0 BRLT* Со знаком Rd < Rr (N V) = 1 BRLT Rd = Rr (N V) = 0 BRGE Со знаком Rd > Rr C + Z = 0 BRLO* Rd = Rr C + Z = 1 BRSH* Без знака Rd = Rr C = 0 BRHS/BRCC Rd < Rr C = 1 BRLO/BRCS Без знака Rd = Rr Z = 1 BREQ Rd Rr Z = 0 BRNE Без знака Rd = Rr C = Z = 1 BRSH* Rd > Rr C = Z = 0 BRLO* Без знака Rd < Rr C = 1 BRLO/BRCS Rd = Rr C = 0 BRSH/BRCC Без знака «Перенос» C = 1 BRCS «Нет переноса» C = 0 BRCC — «Меньше N = 1 BRMI «Больше нуля» N = 0 BRPL — нуля» «Переполне «Нет переполне V = 1 BRVS V = 0 BRVC — ние» ния» «Ноль» Z = 1 BREQ «Не ноль» Z = 0 BRNE — * Для перехода по этому условию операнды предшествующей команды сравнения должны быть записаны в обратном порядке, т.е. вместо CP Rd,RrCP Rr,Rd.

— 82 — 3. Система команд Команды, указанные в Табл. 3.2, являются всего лишь эквивалент ными мнемоническими обозначениями команд BRBS s,kи BRBC s,k с определенными значениями операнда s. Kоманда BREQ kимеет, на пример, такой же код операции, что и команда BRBS 1,k, а команда BRGE k— такой же, что и BRBC 4,k.

Kоманды вызова подпрограммы (ICALL, RCALL) работают прак тически так же, как и команды безусловного перехода. Отличие заклю чается в том, что перед тем как выполнить переход, значение счетчика команд сохраняется в стеке. Kроме того, подпрограмма должна закан чиваться командой возврата RET, как показано в следующем примере:

...

rcall sp_test ;

вызов подпрограммы «sp_test»... ;

текст основной программы...

sp_test ;

метка подпрограммы push r2 ;

сохранить r2 в стеке... ;

выполнение подпрограммы...

pop r2 ;

восстановить r2 из стека ret ;

возврат из подпрограммы В приведенном выше примере команда RET заменяет адрес, нахо дящийся в счетчике команд, адресом команды, следующей за коман дой CALL.

Очевидно, что команды передачи управления нарушают нормальное (линейное) выполнение основной программы. Kаждый раз, когда выпол няется команда из этой группы (кроме команд сравнения), нормальное функционирование конвейера нарушается. Перед загрузкой в конвейер нового адреса производятся остановка и очистка выполняемой последова тельности команд. Соответственно реинициализация конвейера приводит к необходимости использования нескольких машинных циклов для вы полнения таких команд. Чтобы получить более точную информацию, об ратитесь к таблицам, приведенным в разделе 3.4.

3.3.6 Kоманды управления системой В эту группу входят всего 3 команды:

• NOP— пустая команда;

— 83 — 3. Система команд • SLEEP — перевод микроконтроллера в режим пониженного энергопотребления;

• WDR — сброс сторожевого таймера Kоманды NOP и WDR выполняются за один машинный цикл, а команда SLEEP— за четыре машинных цикла.

3.4. Сводные таблицы команд В Табл. 3.3…3.8 указаны все команды, которыми располагают мик роконтроллеры AVR семейства Classic. В каждой таблице команды сгруппированы по функциональному признаку. В таблицах приведены такие основные сведения о командах, как мнемоническое обозначе ние команды, ее описание, число машинных циклов, необходимых для ее выполнения, а также флаги регистра SREG, на которые воздей ствует эта команда. Информация в таблицах изложена в сжатом виде, а детальное описание всех команд приведено в разделе 3.5.

Необходимо сказать несколько слов о микроконтроллере AT90S1200. Дело в том, что эта модель поддерживает только 89 команд из 118, входящих в систему команд микроконтроллеров семейства. В таблицах команды, не поддерживаемые микроконтроллером AT90S1200, выделены серым цветом.

Таблица 3.3. Группа команд логических операций Мнемоника Описание Операция Циклы Флаги AND Rd,Rr «Логическое И» двух РОН Rd = Rd • Rr 1 Z,N,V ANDI Rd,K «Логическое И» РОН и константы Rd = Rd • K 1 Z,N,V EOR Rd,Rr «Исключающее ИЛИ» двух РОН Rd = Rd Rr 1 Z,N,V OR Rd,Rr «Логическое ИЛИ» двух РОН Rd = Rd Rr 1 Z,N,V ORI Rd,K «Логическое ИЛИ» РОН и константы Rd = Rd K 1 Z,N,V COM Rd Перевод в обратный код Rd = $FF – Rd 1 Z,C,N,V NEG Rd Перевод в дополнительный код Rd = $00 – Rd 1 Z,C,N,V,H CLR Rd Сброс всех разрядов РОН Rd = Rd Rd 1 Z,N,V SER Rd Установка всех разрядов РОН Rd = $FF 1 — Проверка РОН на отрицательное TST Rd Rd • Rd 1 Z,N,V или нулевое значение Rd(3..0) = Rd(7..4), SWAP Rd Обмен местами тетрад в РОН 1 — Rd(7..4) = Rd(3..0) — 84 — 3. Система команд Таблица 3.4. Группа команд арифметических операций Мнемоника Описание Операция Циклы Флаги ADD Rd,Rr Сложение двух РОН Rd = Rd + Rr 1 Z,C,N,V,H ADC Rd,Rr Сложение двух РОН с переносом Rd = Rd + Rr + C 1 Z,C,N,V,H ADIW Rd,K Сложение регистровой пары с константой Rdh:Rdl = Rdh:Rdl + K 2 Z,C,N,V,S SUB Rd,Rr Вычитание двух РОН Rd = Rd – Rr 1 Z,C,N,V,H SUBI Rd,K Вычитание константы из РОН Rd = Rd – K 1 Z,C,N,V,H SBC Rd,Rr Вычитание двух РОН с заемом Rd = Rd – Rr – C 1 Z,C,N,V,H SBCI Rd,K Вычитание константы из РОН с заемом Rd = Rd – K – C 1 Z,C,N,V,H SBIW Rd,K Вычитание константы из регистровой пары Rdh:Rdl = Rdh:Rdl – K 2 Z,C,N,V,S DEC Rd Декремент РОН Rd = Rd – 1 1 Z,N,V INC Rd Инкремент РОН Rd = Rd + 1 1 Z,N,V ASR Rd Арифметический сдвиг вправо Rd(n) = Rd(n+1), n=0..6 1 Z,C,N,V LSL Rd Логический сдвиг влево Rd(n+1) = Rd(n), Rd(0) = 0 1 Z,C,N,V Rd(n) = Rd(n+1), LSR Rd Логический сдвиг вправо 1 Z,C,N,V Rd(7) = Rd(0) = C, Rd(n+1) = Rd(n), ROL Rd Сдвиг влево через перенос 1 Z,C,N,V C = Rd(7) Rd(7) = C, Rd(n) = Rd(n+1), ROR Rd Сдвиг вправо через перенос 1 Z,C,N,V C = Rd(0) Таблица 3.5. Группа команд операций с разрядами Мнемоника Описание Операция Циклы Флаги CBR Rd,K Сброс разряда(ов) РОН Rd = Rd • ($FF – K) 1 Z, N,V SBR Rd,K Установка разряда(ов) РОН Rd = Rd K 1 Z, N,V CBI A,b Сброс разряда РВВ A.b = 0 2 — SBI A,b Установка разряда РВВ A.b = 1 2 — BCLR s Сброс флага SREG.s = 0 1 SREG.s BSET s Установка флага SREG.s = 1 1 SREG.s BLD Rd,b Загрузка разряда РОН из флага T (SREG) Rd.b = T 1 — BST Rr,b Запись разряда РОН в флаг T (SREG) T = Rr.b 1 T CLC Сброс флага переноса C = 0 1 С SEC Установка флага переноса C = 1 1 С CLN Сброс флага отр. числа N = 0 1 N SEN Установка флага отр. числа N = 1 1 N CLZ Сброс флага нуля Z = 0 1 Z SEZ Установка флага нуля Z = 1 1 Z CLI Общее запрещение прерываний I = 0 1 I SEI Общее разрешение прерываний I = 1 1 I — 85 — 3. Система команд Таблица 3.5 (окончание) Мнемоника Описание Операция Циклы Флаги CLS Сброс флага знака S = 0 1 S SES Установка флага знака S = 1 1 S CLV Сброс флага переполнения доп. кода V = 0 1 V SEV Установка флага переполнения доп. кода V = 1 1 V CLT Сброс флага T T = 0 1 T SET Установка флага T T = 1 1 T CLH Сброс флага половинного переноса H = 0 1 H SEH Установка флага половинного переноса H = 1 1 H Таблица 3.6. Группа команд пересылки данных Мнемоника Описание Операция Циклы Флаги MOV Rd,Rr Пересылка между РОН Rd = Rr 1 — LDI Rd,K Загрузка константы в РОН Rd = K 1 — LD Rd,X Kосвенное чтение Rd = [X] 2 — LD Rd,X+ Kосвенное чтение с постинкрементом Rd = [X], X = X + 1 2 — LD Rd,–X Kосвенное чтение с преддекрементом X = X – 1, Rd = [X] 2 — LD Rd,Y Kосвенное чтение Rd = [Y] 2 — LD Rd,Y+ Kосвенное чтение с постинкрементом Rd = [Y], Y = Y + 1 2 — LD Rd,–Y Kосвенное чтение с преддекрементом Y = Y – 1, Rd = [Y] 2 — LDD Rd,Y+q Kосвенное относительное чтение Rd = [Y+q] 2 — LD Rd,Z Kосвенное чтение Rd = [Z] 2 — LD Rd,Z+ Kосвенное чтение с постинкрементом Rd = [Z], Z = Z + 1 2 — LD Rd,–Z Kосвенное чтение с преддекрементом Z = Z – 1, Rd = [Z] 2 — LDD Rd,Z+q Kосвенное относительное чтение Rd = [Z+q] 2 — LDS Rd,k Непосредственное чтение из ОЗУ Rd = [k] 2 — ST X,Rr Kосвенная запись [X] = Rr 2 — ST X+,Rr Kосвенная запись с постинкрементом [X] = Rr, X = X + 1 2 — ST –X,Rr Kосвенная запись с преддекрементом X = X – 1, [X] = Rr 2 — ST Y,Rr Kосвенная запись [Y] = Rr 2 — ST Y+,Rr Kосвенная запись с постинкрементом [Y] = Rr, Y = Y + 1 2 — ST –Y,Rr Kосвенная запись с преддекрементом Y = Y – 1, [X] = Rr 2 — STD Y+q,Rr Kосвенная относительная запись [Y+q] = Rr 2 — ST Z,Rr Kосвенная запись [Z] = Rr 2 — ST Z+,Rr Kосвенная запись с постинкрементом [Z] = Rr, Z = Z + 1 2 — ST –Z,Rr Kосвенная запись с преддекрементом Z = Z – 1, [Z] = Rr 2 — STD Z+q,Rr Kосвенная относительная запись [Z+q] = Rr 2 — STS k,Rr Непосредственная запись в ОЗУ [k] = Rr 2 — — 86 — 3. Система команд Таблица 3.6 (окончание) Мнемоника Описание Операция Циклы Флаги LPM Загрузка данных из памяти программ R0 = {Z} 3 — IN Rd,A Пересылка из РВВ в РОН Rd = A 1 — OUT A,Rr Пересылка из РОН в РВВ A = Rr 1 — PUSH Rr Сохранение байта в стеке STACK = Rr 2 — POP Rd Извлечение байта из стека Rd = STACK 2 — Таблица 3.7. Группа команд передачи управления Мнемоника Описание Операция Циклы Флаги RJMP k Относительный безусловный переход PC = PC + k + 1 2 — IJMP Kосвенный безусловный переход PC = Z 2 — RCALL Относительный вызов подпрограммы PC = PC + k + 1 3 — ICALL Kосвенный вызов подпрограммы PC = Z 3 — RET Возврат из подпрограммы PC = STACK 4 — RETI Возврат из подпрограммы обработки прерывания PC = STACK 4 I CP Rd,Rr Сравнение РОН Rd – Rr 1 Z,N,V,C,H CPC Rd,Rr Сравнение РОН с учетом переноса Rd – Rr – C 1 Z,N,V,C,H CPI Rd,K Сравнение РОН с константой Rd – K 1 Z,N,V,C,H Сравнение и пропуск следующей команды Если Rd = Rr, CPSE Rd,Rr 1/2/3 — при равенстве то PC = PC + 2 (3) Пропуск след. команды, если разряд РОН Если Rr.b = 0, SBRC Rr,b 1/2/3 — сброшен то PC = PC + 2 (3) Пропуск след. команды, если разряд РОН Если Rr.b = 1, SBRS Rr,b 1/2/3 — установлен то PC = PC + 2 (3) Пропуск след. команды, если разряд РВВ Если A.b = 0, SBIC A,b 1/2/3 — сброшен то PC = PC + 2 (3) Пропуск след. команды, если разряд РВВ Если A.b = 1, SBIS A,b 1/2/3 — установлен то PC = PC + 2 (3) Если SREG.s = 0, BRBC s,k Переход, если флаг s регистра SREG сброшен 1/2 — то PC = PC + k + Переход, если флаг s регистра SREG установ Если SREG.s = 1, BRBS s,k 1/2 — лен то PC = PC + k + Если C = 1, BRCS k Переход по переносу 1/2 — то PC = PC + k + Если C = 0, BRCC k Переход, если нет переноса 1/2 — то PC = PC + k + Если Z = 1, BREQ k Переход по условию «равно» 1/2 — то PC = PC + k + — 87 — 3. Система команд Таблица 3.7 (окончание) Мнемоника Описание Операция Циклы Флаги Если Z = 0, BRNE k Переход по условию «не равно» 1/2 — то PC = PC + k + Если C = 0, BRSH k Переход по условию «выше или равно» 1/2 — то PC = PC + k + Если C = 1, BRLO k Переход по условию «меньше» 1/2 — то PC = PC + k + Если N = 1, BRMI Переход по условию «отрицательное значение» 1/2 — то PC = PC + k + Если N = 0, BRPL Переход по условию «положительное значение» 1/2 — то PC = PC + k + Переход по условию «больше или равно» (числа Если (N V) = 0, BRGE 1/2 — со знаком) то PC = PC + k + Переход по условию «меньше нуля» (числа со Если (N V) = 1, BRLT 1/2 — знаком) то PC = PC + k + Если H = 1, BRHS Переход по половинному переносу 1/2 — то PC = PC + k + Если H = 0, BRHC Переход, если нет половинного переноса 1/2 — то PC = PC + k + Если T = 1, BRTS Переход, если флаг T установлен 1/2 — то PC = PC + k + Если T = 0, BRTC Переход, если флаг T сброшен 1/2 — то PC = PC + k + Если V = 1, BRVS Переход по переполнению доп. кода 1/2 — то PC = PC + k + Если V = 0, BRVC Переход, если нет переполнения доп. кода 1/2 — то PC = PC + k + Если I = 0, BRID Переход, если прерывания запрещены 1/2 — то PC = PC + k + Если I = 1, BRIE Переход, если прерывания разрешены 1/2 — то PC = PC + k + Таблица 3.8. Группа команд управления системой Мнемоника Описание Операция Циклы Флаги NOP Нет операции 1 — SLEEP Переход в «спящий» режим См. раздел 4.3 3 — WDR Сброс сторожевого таймера См. раздел 6.6 1 — — 88 — 3. Система команд 3.5. Описание команд В этом разделе в алфавитном порядке перечислены все команды, поддерживаемые микроконтроллерами семейства. Для каждой коман ды приводится ее детальное описание. При описании команд исполь зуются обозначения, приведенные в Табл. 3.9.

ADC Rd, Rr Сложение двух РОН с переносом Операция Rd = Rd + Rr + C Kод операции 0001 11rd dddd rrrr 1 слово (2 байта) Операнды 0 d 31, 0 r Складывает содержимое двух регистров Rr и Rd и прибавляет содержимое флага переноса C.

Описание Результат помещается в регистр Rd Регистр SREG I T H S V N Z C Регистр SREG — — Маш. циклов AT90S1200 да Сложение двух регистровых пар R1:R0 и R3:R Пример add r2,r0 ;

Сложить младшие байты adc r3,r1 ;

Сложить старшие байты с учетом переноса ADD Rd, Rr Сложение двух РОН Операция Rd = Rd + Rr Kод операции 0000 11rd dddd rrrr 1 слово (2 байта) Операнды 0 d 31, 0 r Описание Складывает содержимое двух регистров Rr и Rd. Результат помещается в регистр Rd Регистр SREG I T H S V N Z C Регистр SREG — — Маш. циклов AT90S1200 да add r1,r2 ;

Прибавить r2 к r1 (r1=r1+r2) Пример add r28,r28 ;

Сложить r28 с самим собой (r28=r28+r28) — 89 — 3. Система команд Таблица 3.9. Обозначения, используемые при описании команд Обозначение, символ Описание Регистр состояния SREG Регистр состояния микроконтроллера C Флаг переноса (0 й разряд регистра SREG) Z Флаг нуля (1 й разряд регистра SREG) N Флаг отрицательного значения (2 й разряд регистра SREG) V Флаг переполнения дополнительного кода (3 й разряд регистра SREG) S Флаг знака (4 й разряд регистра SREG);

S = N V H Флаг половинного переноса (5 й разряд регистра SREG) T Пользовательский флаг (6 й разряд регистра SREG) I Флаг общего разрешения прерываний (7 й разряд регистра SREG) Регистры и операнды Rd Регистр приемник (иногда также регистр источник) в регистровом файле Rr Регистр источник в регистровом файле K Kонстанта (данные) k Адрес — константа b Номер разряда РОН или РВВ (0…7) s Номер разряда регистра состояния SREG (0…7) X, Y, Z Регистры указатели (X = R27:R26, Y = R29:R28, Z = R31:R30) I/O Регистр ввода/вывода A Адрес в пространстве ввода/вывода q Смещение при относительной косвенной адресации (6 разрядное значение). Разделитель между названием (адресом) регистра и номером разряда [XX] Содержимое ячейки памяти данных по адресу XX {XX} Содержимое ячейки памяти программ по адресу XX Операции – Инверсия • Логическое И Логическое ИЛИ Исключающее ИЛИ Система PC Счетчик команд STACK Текущий уровень стека SP Указатель стека Флаги Kоманда воздействует на флаг 0 Флаг сбрасывается командой в «0» 1 Флаг устанавливается командой в «1» — Kоманда не влияет на состояние флага — 90 — 3. Система команд ADIW Rd, K Сложение регистровой пары с константой Операция Rd+1:Rd = Rd+1:Rd + K Kод операции 1001 0110 kkdd kkkk 1 слово (2 байта) Операнды d {24, 26, 28, 30}, K = 0… Складывает содержимое регистровой пары Rd+1:Rd с 6 разрядным числом. Результат поме Описание щается обратно в регистровую пару I T H S V N Z C Регистр SREG — — — Маш. циклов AT90S1200 нет adiw r24,1 ;

Прибавить 1 к r25:r Пример adiw r30,63 ;

Прибавить 63 к указателю Z(r31:r30) AND Rd, Rr «Логическое И» двух РОН Операция Rd = Rd AND Rr Kод операции 0010 00rd dddd rrrr 1 слово (2 байта) Операнды 0 d 31, 0 r Выполняет операцию «Логическое И» между содержимым регистров Rd и Rr. Результат поме Описание щается в регистр Rd I T H S V N Z C Регистр SREG — — — 0 — Маш. циклов AT90S1200 да ldi r16,1 ;

Загрузить маску 0000 0001 в r Пример and r2,r16 ;

Выделить 0 й разряд в r ANDI Rd, K «Логическое И» РОН и константы Операция Rd = Rd AND K Kод операции 0111 kkkk dddd kkkk 1 слово (2 байта) Операнды 16 d 31, 0 K Выполняет операцию «Логическое И» между содержимым регистра Rd и 8 разрядным числом.

Описание Результат помещается в регистр Rd. Kоманда применима только к 16 старшим РОН (R16…R31) I T H S V N Z C Регистр SREG — — — 0 — Маш. циклов AT90S1200 да andi r17,$0F ;

Обнулить старший полубайт регистра r Пример andi r18,$10 ;

Выделить 4 й разряд в регистре r — 91 — 3. Система команд ASR Rd Арифметический сдвиг вправо Операция b7 b0 C Kод операции 1001 010d dddd 0101 1 слово (2 байта) Операнды 0 d Сдвигает содержимое регистра Rd на 1 разряд вправо. Состояние 7 го разряда не изменяется.

Описание Значение 0 го разряда помещается в флаг C регистра SREG. Часто используется для деления чисел со знаком на два I T H S V N Z C Регистр SREG — — — Маш. циклов AT90S1200 да ldi r16,$10 ;

Записать число 16 в регистр r asr r16 ;

r16=r16/ Пример ldi r17,$FC ;

Записать число –4 в регистр r asr r17 ;

r17=r17/ BCLR s Сброс разряда регистра SREG Операция SREG.s = Kод операции 1001 0100 1sss 1000 1 слово (2 байта) Операнды 0 s Сбрасывает в «0» заданный разряд регистра SREG. Остальные разряды регистра SREG оста Описание ются без изменения I T H S V N Z C Регистр SREG Маш. циклов AT90S1200 да bclr 0 ;

Сбросить флаг переноса Пример bclr 7 ;

Запретить прерывания — 92 — 3. Система команд BLD Rd, b Пересылка флага T в разряд РОН Операция Rd.b = T Kод операции 1111 100d dddd 0bbb 1 слово (2 байта) Операнды 0 d 31, 0 b Описание Kопирует флаг T регистра SREG в разряд b регистра Rd I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да Kопирование разряда:

Пример bst r1,2 ;

Сохранить 2 й разряд регистра r1 в T bld r0,4 ;

Записать флаг T в 4 й разряд регистра r BRBC s, k Переход, если разряд регистра SREG сброшен Операция Если SREG.s = 0, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 01kk kkkk ksss 1 слово (2 байта) Операнды 0 s 7, –64 k + Условный относительный переход. Проверяет заданный разряд регистра SREG и выполняет Описание переход, если этот разряд сброшен. Величина смещения k представляется числом в дополни тельном коде I T H S V N Z C Регистр SREG — — — — — — — — 1, если SREG.s = Маш. циклов 2, если SREG.s = AT90S1200 да cpi r20,5 ;

Сравнить r20 c числом brbc 1,noteq ;

Переход, если не равно Пример...

noteq:

...

— 93 — 3. Система команд BRBS s, k Переход, если разряд регистра SREG установлен Операция Если SREG.s = 1, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 00kk kkkk ksss 1 слово (2 байта) Операнды 0 s 7, –64 k + Условный относительный переход. Проверяет заданный разряд регистра SREG и выполняет Описание переход, если этот разряд установлен. Величина смещения k представляется числом в допол нительном коде I T H S V N Z C Регистр SREG — — — — — — — — 1, если SREG.s = Маш. циклов 2, если SREG.s = AT90S1200 да bst r0,3 ;

Сохранить флаг T в 3 м разряде r brbs 1,bitset ;

Переход, если флаг был установлен Пример...

bitset:

...

BRCC k Переход, если не было переноса Операция Если флаг C = 0, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 01kk kkkk k000 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг переноса (C) и выполняет переход, если Описание этот разряд сброшен. Величина смещения k представляется числом в дополнительном коде.

Эквивалентна команде BRBC 0,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если С = Маш. циклов 2, если С = AT90S1200 да add r22,r23 ;

Прибавить r23 к r brcc nocarry ;

Перейти, если не было переполнения Пример...

nocarry:

...

— 94 — 3. Система команд BRCS k Переход по переносу Операция Если флаг C = 1, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 00kk kkkk k000 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг переноса (C) и выполняет переход, если Описание этот разряд установлен. Величина смещения k представляется числом в дополнительном ко де. Эквивалентна команде BRBS 0,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если С = Маш. циклов 2, если С = AT90S1200 да cpi r26,$56 ;

Сравнить r23 c $ brcs greater ;

Перейти, если r23<$ Пример...

greater:

...

BREQ k Переход по условию «равно» Операция Если Rd = Rr (Z = 1), то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 00kk kkkk k001 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг нуля (Z) и выполняет переход, если этот разряд установлен. Величина смещения k представляется числом в дополнительном коде. При выполнении данной команды сразу же после команды CP, CPI, SUBили SUBIпереход про Описание изойдет только в том случае, если число (со знаком или без знака), находящееся в регистре Rd, будет равно числу (со знаком или без знака), находящемуся в регистре Rr. Эквивалентна ко манде BRBS 1,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если Z = Маш. циклов 2, если Z = AT90S1200 да cp r1,r0 ;

Сравнить r1 c r breq equal ;

Перейти, если r1 = r Пример...

equal:

...

— 95 — 3. Система команд BRGE k Переход по условию «больше или равно» (для знаковых данных) Операция Если Rd Rr (N V = 0), то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 01kk kkkk k100 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг знака (S) и выполняет переход, если этот разряд сброшен. Величина смещения k представляется числом в дополнительном коде. При Описание выполнении данной команды сразу же после команды CP, CPI, SUBили SUBIпереход про изойдет только в том случае, если число со знаком, находящееся в регистре Rd, будет больше (или равно) числа со знаком, находящегося в регистре Rr. Эквивалентна команде BRBC 4,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если S = Маш. циклов 2, если S = AT90S1200 да cp r11,r12 ;

Сравнить r11 c r brge greater ;

Перейти, если r1 r Пример...

greater:

...

BRHC k Переход, если не было половинного переноса Операция Если флаг H = 0, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 01kk kkkk k101 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг половинного переноса (H) и выполняет Описание переход, если этот разряд сброшен. Величина смещения k представляется числом в дополни тельном коде. Эквивалентна команде BRBC 5,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если H = Маш. циклов 2, если H = AT90S1200 да brne hclear ;

Перейти, если флаг H сброшен...

Пример hclear:

...

— 96 — 3. Система команд BRHS k Переход по половинному переносу Операция Если флаг H = 1, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 00kk kkkk k101 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг половинного переноса (H) и выполняет Описание переход, если этот разряд установлен. Величина смещения k представляется числом в допол нительном коде. Эквивалентна команде BRBS 5,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если H = Маш. циклов 2, если H = AT90S1200 да brhs hset ;

Перейти, если флаг H установлен...

Пример hset:

...

BRID k Переход, если прерывания запрещены Операция Если флаг I = 0, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 01kk kkkk k111 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг общего разрешения прерываний (I) и вы Описание полняет переход, если этот разряд сброшен. Величина смещения k представляется числом в дополнительном коде. Эквивалентна команде BRBC 7,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если I = Маш. циклов 2, если I = AT90S1200 да brid intdis ;

Перейти, если прерывания запрещены...

Пример intdis:

...

— 97 — 3. Система команд BRIE k Переход, если прерывания разрешены Операция Если флаг I = 1, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 00kk kkkk k111 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг общего разрешения прерываний (I) и вы Описание полняет переход, если этот разряд установлен. Величина смещения k представляется числом в дополнительном коде. Эквивалентна команде BRBS 7,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если I = Маш. циклов 2, если I = AT90S1200 да brie inten ;

Перейти, если прерывания разрешены...

Пример inten:

...

BRLO k Переход по условию «меньше» (для беззнаковых данных) Операция Если Rd < Rr (C = 1), то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 00kk kkkk k000 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг переноса (C) и выполняет переход, если этот разряд установлен. Величина смещения k представляется числом в дополнительном коде.

Описание При выполнении данной команды сразу же после команды CP, CPI, SUBили SUBIпереход произойдет только в том случае, если беззнаковое число, находящееся в регистре Rd, будет меньше беззнакового числа, находящегося в регистре Rr. Эквивалентна команде BRBS 0,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если С = Маш. циклов 2, если С = AT90S1200 да eor r19,r19 ;

Очистить r loop: inc r19 ;

r19 = r19 +...

Пример cpi r19,$10 ;

Сравнить r19 с $ brlo loop ;

Перейти, если r19 < $...

— 98 — 3. Система команд BRLT k Переход по условию «меньше» (для знаковых данных) Операция Если Rd < Rr (N V = 1), то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 00kk kkkk k100 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг знака (S) и выполняет переход, если этот разряд установлен. Величина смещения k представляется числом в дополнительном коде. При Описание выполнении данной команды сразу же после команды CP, CPI, SUBили SUBIпереход про изойдет только в том случае, если число со знаком, находящееся в регистре Rd, будет меньше числа со знаком, находящегося в регистре Rr. Эквивалентна команде BRBS 4,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если S = Маш. циклов 2, если S = AT90S1200 да cp r16,r1 ;

Сравнить r16 c r brlt less ;

Перейти, если r1 < r Пример...

less:

...

BRMI k Переход по условию «отрицательное значение» Операция Если флаг N = 1, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 00kk kkkk k010 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг отрицательного значения (N) и выполня Описание ет переход, если этот разряд установлен. Величина смещения k представляется числом в до полнительном коде. Эквивалентна команде BRBS 2,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если N = Маш. циклов 2, если N = AT90S1200 да subi r18,4 ;

r18 = r18 – brmi minus ;

Перейти, если результат отрицательный Пример...

minus:

...

— 99 — 3. Система команд BRNE k Переход по условию «не равно» Операция Если Rd Rr (Z = 0), то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 01kk kkkk k001 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг нуля (Z) и выполняет переход, если этот разряд сброшен. Величина смещения k представляется числом в дополнительном коде. При Описание выполнении данной команды сразу же после команды CP, CPI, SUBили SUBIпереход про изойдет только в том случае, если числа (со знаком или без знака), находящиеся в регистрах Rd и Rr, не будут равны. Эквивалентна команде BRBС 1,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если Z = Маш. циклов 2, если Z = AT90S1200 да eor r27,r27 ;

Очистить r loop: inc r27 ;

r27 = r27 +...

Пример cpi r27,5 ;

Сравнить r27 с brne loop ;

Перейти, если r27...

BRPL k Переход по условию «положительное значение» Операция Если флаг N = 0, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 01kk kkkk k010 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг отрицательного значения (N) и выполня Описание ет переход, если этот разряд сброшен. Величина смещения k представляется числом в допол нительном коде. Эквивалентна команде BRBC 2,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если N = Маш. циклов 2, если N = AT90S1200 да subi r26,$50 ;

r26 = r26 – $ brpl plus ;

Перейти, если результат положительный Пример...

plus:

...

— 100 — 3. Система команд BRSH k Переход по условию «выше или равно» (для беззнаковых данных) Операция Если Rd Rr (C = 0), то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 01kk kkkk k000 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг переноса (C) и выполняет переход, если этот разряд сброшен. Величина смещения k представляется числом в дополнительном коде.

При выполнении данной команды сразу же после команды CP, CPI, SUBили SUBIпере Описание ход произойдет только в том случае, если беззнаковое число, находящееся в регистре Rd, бу дет больше (или равно) беззнакового числа, находящегося в регистре Rr. Эквивалентна ко манде BRBC 0,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если С = Маш. циклов 2, если С = AT90S1200 да subi r19,4 ;

r19 = r19 – brsh hgsm ;

Перейти, если r19 Пример...

hgsm:

...

BRTC k Переход, если флаг T сброшен Операция Если флаг T = 0, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 01kk kkkk k110 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг T и выполняет переход, если этот разряд Описание сброшен. Величина смещения k представляется числом в дополнительном коде. Эквивалент на команде BRBC 6,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если T = Маш. циклов 2, если T = AT90S1200 да bst r3,5 ;

Сохранить 5 й разряд r3 в флаге T brtc tclear ;

Перейти, если этот разряд был сброшен Пример...

tclear:

...

— 101 — 3. Система команд BRTS k Переход, если флаг T установлен Операция Если флаг T = 1, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 00kk kkkk k110 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг T и выполняет переход, если этот разряд Описание установлен. Величина смещения k представляется числом в дополнительном коде. Эквива лентна команде BRBS 6,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если T = Маш. циклов 2, если T = AT90S1200 да bst r3,5 ;

Сохранить 5 й разряд r3 в флаге T brts tset ;

Перейти, если этот разряд был установлен Пример...

tset:

...

BRVC k Переход, если нет переполнения дополнительного кода Операция Если флаг V = 0, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 01kk kkkk k011 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг переполнения дополнительного кода (V) Описание и выполняет переход, если этот разряд сброшен. Величина смещения k представляется чис лом в дополнительном коде. Эквивалентна команде BRBC 3,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если V = Маш. циклов 2, если V = AT90S1200 да add r3,r4 ;

r3 = r3 + r rvc nover ;

Перейти, если этот разряд был сброшен Пример...

nover:

...

— 102 — 3. Система команд BRVS k Переход по переполнению дополнительного кода Операция Если флаг V = 1, то PC = PC + k + 1, иначе PC = PC + Kод операции 1111 00kk kkkk k011 1 слово (2 байта) Операнды –64 k + Условный относительный переход. Проверяет флаг переполнения дополнительного кода (V) Описание и выполняет переход, если этот разряд установлен. Величина смещения k представляется чис лом в дополнительном коде. Эквивалентна команде BRBS 3,k I T H S V N Z C Регистр SREG — — — — — — — — 1, если V = Маш. циклов 2, если V = AT90S1200 да add r3,r4 ;

r3 = r3 + r brvs overfl ;

Перейти, если этот разряд был сброшен Пример...

overfl:

...

BSET s Установка разряда регистра SREG Операция SREG.s = Kод операции 1001 0100 0sss 1000 1 слово (2 байта) Операнды 0 s Описание Устанавливает заданный разряд регистра SREG I T H S V N Z C Регистр SREG Маш. циклов AT90S1200 да bset 6 ;

Установить флаг T Пример bset 7 ;

Разрешить прерывания — 103 — 3. Система команд BST Rd, b Запись разряда РОН в флаг T Операция T = Rd.b Kод операции 1111 101d dddd 0bbb 1 слово (2 байта) Операнды 0 d 31, 0 b Описание Kопирует разряд b регистра Rd в флаг T регистра SREG I T H S V N Z C Регистр SREG — — — — — — — Маш. циклов AT90S1200 да Kопирование бита:

Пример bst r1,2 ;

Сохранить 2 й разряд регистра r1 в T bld r0,4 ;

Записать флаг T в 4 й разряд регистра r CBI A, b Сбросить разряд РВВ Операция I/O(A).b = Kод операции 1001 1000 AAAA Abbb 1 слово (2 байта) Операнды 0 A 31, 0 b Сбрасывает разряд b регистра ввода/вывода, расположенного по адресу A пространства вво Описание да/вывода. Эта команда применима только к младшим 32 регистрам (адреса 0…31) I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да Пример cbi $12,7 ;

Сбросить 7 й разряд порта D CBR Rd, K Сброс разрядов РОН Операция Rd = Rd AND ($FF – K) Kод операции 0111 F31 dddd F32 1 слово (2 байта) Операнды 16 d 31, 0 K Сбрасывает разряды в регистре Rd в соответствии с маской, задаваемой константой K.

Описание Результат помещается в регистр Rd I T H S V N Z C Регистр SREG — — — 0 — Маш. циклов AT90S1200 да cbr r16,$F0 ;

Обнулить старший полубайт регистра r Пример cbr r18,1 ;

Сбросить 4 й разряд в регистре r — 104 — 3. Система команд CLC Сброс флага переноса Операция С = Kод операции 1001 0100 1000 1000 1 слово (2 байта) Операнды Нет операндов Описание Сбрасывает в «0» флаг переноса C регистра SREG. Эквивалентна команде BCLR I T H S V N Z C Регистр SREG — — — — — — — Маш. циклов AT90S1200 да add r0,r0 ;

Сложить r0 сам с собой Пример clc ;

Сбросить флаг переноса CLH Сброс флага половинного переноса Операция H = Kод операции 1001 0100 1101 1000 1 слово (2 байта) Операнды Нет операндов Сбрасывает в «0» флаг половинного переноса H регистра SREG. Эквивалентна команде BCLR Описание I T H S V N Z C Регистр SREG — — 0 — — — — — Маш. циклов AT90S1200 да Пример clh ;

Сбросить флаг половинного переноса CLI Общее запрещение прерываний Операция I = Kод операции 1001 0100 1111 1000 1 слово (2 байта) Операнды Нет операндов Сбрасывает в «0» флаг общего разрешения прерываний I регистра SREG. Эквивалентна ко Описание манде BCLR I T H S V N Z C Регистр SREG 0 — — — — — — — Маш. циклов AT90S1200 да cli ;

Запретить прерывания Пример in r11,$16 ;

Прочитать состояние порта B sei ;

Разрешить прерывания — 105 — 3. Система команд CLN Сброс флага отрицательного значения Операция N = Kод операции 1001 0100 1010 1000 1 слово (2 байта) Операнды Нет операндов Сбрасывает в «0» флаг отрицательного значения N регистра SREG. Эквивалентна команде Описание BCLR I T H S V N Z C Регистр SREG — — — — — 0 — — Маш. циклов AT90S1200 да add r2,r3 ;

Сложить r2 и r Пример cln ;

Сбросить флаг отрицательного результата CLR Rd Очистка РОН Операция Rd = Rd Rd Kод операции 0010 01dd dddd dddd 1 слово (2 байта) Операнды 0 d Сбрасывает все разряды регистра общего назначения путем выполнения операции «Исключа Описание ющее ИЛИ» регистра с самим собой I T H S V N Z C Регистр SREG — — — 0 0 0 1 — Маш. циклов AT90S1200 да Организация цикла с заданным числом повторений clr r18 ;

Очистить регистр r loop:

Пример inc r18 ;

r18=r18+...

cpi r18,$50 ;

Завершить цикл?

brne loop — 106 — 3. Система команд CLS Сброс флага знака Операция S = Kод операции 1001 0100 1100 1000 1 слово (2 байта) Операнды Нет операндов Описание Сбрасывает в «0» флаг знака S регистра SREG. Эквивалентна команде BCLR I T H S V N Z C Регистр SREG — — — 0 — — — — Маш. циклов AT90S1200 да add r2,r3 ;

Сложить r2 и r Пример cls ;

Сбросить флаг знака CLT Сброс флага T Операция T = Kод операции 1001 0100 1110 1000 1 слово (2 байта) Операнды Нет операндов Описание Сбрасывает в «0» флаг T регистра SREG. Эквивалентна команде BCLR I T H S V N Z C Регистр SREG — 0 — — — — — — Маш. циклов AT90S1200 да Пример clt ;

Сбросить флаг T CLV Сброс флага переполнения дополнительного кода Операция V = Kод операции 1001 0100 1011 1000 1 слово (2 байта) Операнды Нет операндов Сбрасывает в «0» флаг переполнения дополнительного кода V регистра SREG. Эквивалентна Описание команде BCLR I T H S V N Z C Регистр SREG — — — — 0 — — — Маш. циклов AT90S1200 да add r2,r3 ;

Сложить r2 и r Пример clv ;

Сбросить флаг переполнения — 107 — 3. Система команд CLZ Сброс флага нуля Операция Z = Kод операции 1001 0100 1001 1000 1 слово (2 байта) Операнды Нет операндов Описание Сбрасывает в «0» флаг нуля Z регистра SREG. Эквивалентна команде BCLR I T H S V N Z C Регистр SREG — — — — — — 0 — Маш. циклов AT90S1200 да add r2,r3 ;

Сложить r2 и r Пример clz ;

Сбросить флаг нуля COM Rd Вычисление обратного кода Операция Rd = $FF – Rd Kод операции 1001 010d dddd dddd 1 слово (2 байта) Операнды 0 d Вычисляет обратный код числа, находящегося в регистре Rd. Результат помещается обратно в Описание регистр Rd I T H S V N Z C Регистр SREG — — — 0 Маш. циклов AT90S1200 да Пример com r4 ;

Вычислить доп. код содержимого r — 108 — 3. Система команд CP Rd, Rr Сравнение РОН Операция Rd – Rr Kод операции 0001 01rd dddd rrrr 1 слово (2 байта) Операнды 0 d 31, 0 r Сравнивает содержимое двух регистров общего назначения путем вычитания содержимого регистра Rr из содержимого регистра Rd. Данная команда влияет только на флаги регистра со Описание стояния SREG, которые устанавливаются в соответствии с результатом вычитания. Содержи мое регистров не изменяется. Kак правило, данная команда используется совместно с одной из команд условного перехода I T H S V N Z C Регистр SREG — — Маш. циклов AT90S1200 да cp r4,r19 ;

Сравнить r4 с r19 (R=r4 r19) brne noteq ;

Перейти, если r4 <> r Пример...

noteq:

...

CPC Rd, Rr Сравнение РОН с учетом переноса Операция Rd – Rr – С Kод операции 0000 01rd dddd rrrr 1 слово (2 байта) Операнды 0 d 31, 0 r Сравнивает содержимое двух регистров общего назначения путем вычитания содержимого регистра Rr и значения флага переноса (C) из содержимого регистра Rd. Данная команда вли Описание яет только на флаги регистра состояния SREG, которые устанавливаются в соответствии с ре зультатом вычитания. Содержимое регистров не изменяется. Kак правило, данная команда используется совместно с одной из команд условного перехода I T H S V N Z C Регистр SREG — — Маш. циклов AT90S1200 да Сравнение регистровых пар r3:r2 и r1:r cp r2,r0 ;

Сравнить младшие байты cpc r3,r1 ;

Сравнить старшие байты Пример brne noteq ;

Перейти, если r3:r2 <> r1:r...

noteq:

...

— 109 — 3. Система команд CPI Rd, K Сравнение содержимого РОН с константой Операция Rd – K Kод операции 0011 KKKK dddd KKKK 1 слово (2 байта) Операнды 0 d 31, 0 K Сравнивает содержимое регистра общего назначения Rd с константой K путем вычитания константы из содержимого регистра Rd. Данная команда влияет только на флаги регистра со Описание стояния SREG, которые устанавливаются в соответствии с результатом вычитания. Содержи мое регистра Rd не изменяется. Kак правило, данная команда используется совместно с од ной из команд условного перехода I T H S V N Z C Регистр SREG — — Маш. циклов AT90S1200 да cpi r19,3 ;

Сравнить r19 с числом 3 (R=r19 3) brne noteq ;

Перейти, если r19 <> Пример...

noteq:

...

CPSE Rd, Rr Пропуск команды при равенстве двух РОН Операция Если Rd = Rr, то PC = PC +2 (или 3), иначе PC = PC + Kод операции 0001 00rd dddd rrrr 1 слово (2 байта) Операнды 0 d 31, 0 r Сравнивает содержимое двух регистров общего назначения Rr и Rd и пропускает следующую Описание команду, если в регистрах записаны одинаковые значения I T H S V N Z C Регистр SREG — — — — — — — — 1, если Rd Rr (нет пропуска команды) Маш. циклов 2, если Rd = Rr (размер пропускаемой команды — 1 слово) 3, если Rd = Rr (размер пропускаемой команды — 2 слова) AT90S1200 да inc r4 ;

Увеличить r4 (r4=r4+1) cpse r4,r0 ;

Сравнить содержимое r4 и r Пример neg r4 ;

Проинвертировать r4, если r4 r...

— 110 — 3. Система команд DEC Rd Декремент РОН Операция Rd = Rd – Kод операции 1001 010d dddd 1010 1 слово (2 байта) Операнды 0 d Уменьшает содержимое регистра Rd на единицу. Так как эта команда не влияет на флаг пере носа C, она идеально подходит для организации счетчика числа итераций цикла при выпол нении вычислений над многоразрядными числами. При работе с беззнаковыми числами для выполнения перехода в соответствии с результатом выполнения команды могут использо Описание ваться только команды условного перехода BREQи BRNE. При работе с числами в дополни тельном коде могут использоваться все команды условного перехода для знаковых проверок.

Флаг V устанавливается в «1» только в том случае, если до выполнения операции в регистре находилось значение $ I T H S V N Z C Регистр SREG — — — — Маш. циклов AT90S1200 да ldi r17,$10 ;

Записать число 16 в регистр r loop:

add r1,r2 ;

r1=r1+r Пример dec r17 ;

Декрементировать r brne loop ;

Перейти, если r...

EOR Rd, Rr «Исключающее ИЛИ» двух РОН Операция Rd = Rd Rr Kод операции 0010 01rd dddd rrrr 1 слово (2 байта) Операнды 0 d 31, 0 r Выполняет операцию «Исключающее ИЛИ» между регистрами Rd и Rr. Результат помеща Описание ется в регистр Rd I T H S V N Z C Регистр SREG — — — 0 — Маш. циклов AT90S1200 да eor r2,r2 ;

Очистка регистра r Пример eor r0,r22 ;

Побитовое “Исключающее ИЛИ” между r0 и r — 111 — 3. Система команд ICALL Kосвенный вызов подпрограммы Операция STACK = PC + 1;

PC = Z;

SP = SP – Kод операции 1001 0101 0000 1001 1 слово (2 байта) Операнды Нет операндов Kосвенный вызов подпрограммы. Выполняет переход к подпрограмме, адрес которой нахо Описание дится в регистре Z. Адрес следующей за ICALLкоманды (2 байта) сохраняется в стеке I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет mov r30,r0 ;

Задать смещение Пример icall ;

Вызвать подпрограмму, адрес которой находится ;

в регистрах r31:r IJMP Kосвенный переход Операция PC = Z Kод операции 1001 0100 0000 1001 1 слово (2 байта) Операнды Нет операндов Описание Kосвенный безусловный переход. Выполняет переход по адресу, находящемуся в регистре Z I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет mov r30,r0 ;

Задать смещение Пример ijmp ;

Перейти по адресу r31:r — 112 — 3. Система команд IN Rd, A Пересылка значения из РВВ в РОН Операция Rd = I/O(A) Kод операции 1011 0AAd dddd AAAA 1 слово (2 байта) Операнды 0 d 31, 0 A Описание Пересылает содержимое регистра ввода/вывода A в регистр общего назначения Rd I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да in r25,$16 ;

Прочитать содержимое порта B cpi r25,4 ;

Сравнить содержимое с константой breq exit ;

Перейти, если r25= Пример...

exit:

...

INC Rd Инкремент РОН Операция Rd = Rd + Kод операции 1001 010d dddd 0011 1 слово (2 байта) Операнды 0 d Увеличивает содержимое регистра Rd на единицу. Так как эта команда не влияет на флаг пе реноса C, она идеально подходит для организации счетчика числа итераций цикла при выпол нении вычислений над многоразрядными числами. При работе с беззнаковыми числами для выполнения перехода в соответствии с результатом выполнения команды могут использо Описание ваться только команды условного перехода BREQи BRNE. При работе с числами в дополни тельном коде могут использоваться все команды условного перехода для знаковых проверок.

Флаг V устанавливается в «1» только в том случае, если до выполнения операции в регистре находилось значение $7F I T H S V N Z C Регистр SREG — — — — Маш. циклов AT90S1200 да clr r22 ;

Очистить регистр r loop:

inc r22 ;

r22=r22+ Пример...

cpi r22,$4F ;

brne loop ;

Продолжать цикл, если r22$4F...

— 113 — 3. Система команд LD Rd, X Kосвенное чтение памяти данных Операция Rd = [X] Kод операции 1001 000d dddd 1100 1 слово (2 байта) Операнды 0 d Загружает один байт из адресного пространства памяти данных в регистр общего назначения Rd.

Описание Адрес ячейки памяти, к которой производится обращение, содержится в индексном регистре X I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r27 ;

Очистить ст. байт индексного регистра Пример ldi r26,$60 ;

Загрузить мл. байт адреса ld r1,X ;

r1 = [$0060] LD Rd, X+ Kосвенное чтение памяти данных с постинкрементом Операция Rd = [X], X = X + Kод операции 1001 000d dddd 1101 1 слово (2 байта) Операнды 0 d 31, для d = 26 или 27 результат операции не определен Загружает один байт из адресного пространства памяти данных в регистр общего назначения Описание Rd. Адрес ячейки памяти, к которой производится обращение, содержится в индексном реги стре X. После пересылки байта содержимое регистра X увеличивается на I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r27 ;

Очистить ст. байт индексного регистра ldi r26,$60 ;

Загрузить мл. байт адреса Пример ld r1,X+ ;

r1 = [$0060] in r1,r26 ;

В регистре r1 — $ — 114 — 3. Система команд LD Rd, –X Kосвенное чтение памяти данных с преддекрементом Операция X = X – 1, Rd = [X] Kод операции 1001 000d dddd 1110 1 слово (2 байта) Операнды 0 d 31, для d = 26 или 27 результат операции не определен Загружает один байт из адресного пространства памяти данных в регистр общего назначения Описание Rd. Адрес ячейки памяти, к которой производится обращение, содержится в индексном регис тре X, причем перед обращением к памяти данных содержимое регистра X уменьшается на I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r27 ;

Очистить ст. байт индексного регистра Пример ldi r26,$63 ;

Загрузить мл. байт адреса ld r3,–X ;

r3 = [$0062] LD Rd, Y Kосвенное чтение памяти данных Операция Rd = [Y] Kод операции 1000 000d dddd 1000 1 слово (2 байта) Операнды 0 d Загружает один байт из адресного пространства памяти данных в регистр общего назначения Rd.

Описание Адрес ячейки памяти, к которой производится обращение, содержится в индексном регистре Y I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r29 ;

Очистить ст. байт индексного регистра Пример ldi r28,$60 ;

Загрузить мл. байт адреса ld r1,Y ;

r1 = [$0060] — 115 — 3. Система команд LD Rd, Y+ Kосвенное чтение памяти данных с постинкрементом Операция Rd =[Y], Y = Y + Kод операции 1001 000d dddd 1001 1 слово (2 байта) Операнды 0 d 31, для d = 28 или 29 результат операции не определен Загружает один байт из адресного пространства памяти данных в регистр общего назначения Описание Rd. Адрес ячейки памяти, к которой производится обращение, содержится в индексном реги стре Y. После пересылки байта содержимое регистра Y увеличивается на I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r29 ;

Очистить ст. байт индексного регистра ldi r28,$60 ;

Загрузить мл. байт адреса Пример ld r1,Y+ ;

r1 = [$0060] in r2,r28 ;

В регистре r2 — $ LD Rd, –Y Kосвенное чтение памяти данных с преддекрементом Операция Y = Y – 1, Rd = [Y] Kод операции 1001 000d dddd 1010 1 слово (2 байта) Операнды 0 d 31, для d = 28 или 29 результат операции не определен Загружает один байт из адресного пространства памяти данных в регистр общего назначения Описание Rd. Адрес ячейки памяти, к которой производится обращение, содержится в индексном регис тре Y, причем перед обращением к памяти данных содержимое регистра Y уменьшается на I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r29 ;

Очистить ст. байт индексного регистра Пример ldi r28,$63 ;

Загрузить мл. байт адреса ld r3,–Y ;

r3 = [$0062] — 116 — 3. Система команд LD Rd, Z Kосвенное чтение памяти данных Операция Rd = [Z] Kод операции 1000 000d dddd 0000 1 слово (2 байта) Операнды 0 d Загружает один байт из адресного пространства памяти данных в регистр общего назначения Rd. Для модели AT90S1200 в адресное пространство памяти данных входит только регистро Описание вый файл, для остальных — регистровый файл, память ввода/вывода и ОЗУ. Адрес ячейки па мяти, к которой производится обращение, содержится в индексном регистре Z I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да clr r31 ;

Очистить ст. байт индексного регистра Пример ldi r30,$60 ;

Загрузить мл. байт адреса ld r1,Z ;

r1 = [$0060] LD Rd, Z+ Kосвенное чтение памяти данных с постинкрементом Операция Rd = [Z], Z = Z + Kод операции 1001 000d dddd 0001 1 слово (2 байта) Операнды 0 d 31, для d = 30 или 31 результат операции не определен Загружает один байт из адресного пространства памяти данных в регистр общего назначения Описание Rd. Адрес ячейки памяти, к которой производится обращение, содержится в индексном реги стре Z. После пересылки байта содержимое регистра Z увеличивается на I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r31 ;

Очистить ст. байт индексного регистра ldi r30,$60 ;

Загрузить мл. байт адреса Пример ld r1,Z+ ;

r1 = [$0060] in r2,r30 ;

В регистре r2 — $ — 117 — 3. Система команд LD Rd, –Z Kосвенное чтение памяти данных с преддекрементом Операция Z = Z – 1, Rd = [Z] Kод операции 1001 000d dddd 0010 1 слово (2 байта) Операнды 0 d 31, для d = 30 или 31 результат операции не определен Загружает один байт из адресного пространства памяти данных в регистр общего назначения Описание Rd. Адрес ячейки памяти, к которой производится обращение, содержится в индексном регис тре Z, причем перед обращением к памяти данных содержимое регистра Z уменьшается на I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r31 ;

Очистить ст. байт индексного регистра Пример ldi r30,$63 ;

Загрузить мл. байт адреса ld r3,–Z ;

r3 = [$0062] LDD Rd, Y+q Kосвенное относительное чтение памяти данных Операция Rd = [Y + q] Kод операции 10q0 qq0d dddd 1qqq 1 слово (2 байта) Операнды 0 d 31, 0 q Загружает один байт из адресного пространства памяти данных в регистр общего назначения Rd. Адрес ячейки памяти, к которой производится обращение, получается суммированием Описание содержимого индексного регистра Y и константы q. Содержимое индексного регистра не из меняется I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r29 ;

Очистить ст. байт индексного регистра Пример ldi r28,$63 ;

Загрузить мл. байт адреса ldd r4,Y+2 ;

r4 = [$0065] — 118 — 3. Система команд LDD Rd, Z+q Kосвенное относительное чтение памяти данных Операция Rd = [Z + q] Kод операции 10q0 qq0d dddd 0qqq 1 слово (2 байта) Операнды 0 d 31, 0 q Загружает один байт из адресного пространства памяти данных в регистр общего назначения Rd. Адрес ячейки памяти, к которой производится обращение, получается суммированием Описание содержимого индексного регистра Z и константы q. Содержимое индексного регистра не из меняется I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r31 ;

Очистить ст. байт индексного регистра Пример ldi r30,$63 ;

Загрузить мл. байт адреса ldd r4,Z+2 ;

r4 = [$0065] LDI Rd, K Загрузка константы в РОН Операция Rd = K Kод операции 1110 KKKK dddd KKKK 1 слово (2 байта) Операнды 16 d 31, 0 k Загружает 8 разрядное число в регистр общего назначения Rd. Данная команда применима Описание только к старшей половине РОН (адреса 16…31) I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да clr r31 ;

Очистить ст. байт индексного регистра Z ldi r30,$F0 ;

Загрузить адрес в регистр Z Пример lpm ;

Загрузить константу из памяти программ ;

по адресу $00F — 119 — 3. Система команд LDS Rd, k Непосредственная загрузка из памяти данных Операция Rd = [k] Kод операции 1001 000d dddd 0000 kkkk kkkk kkkk kkkk 2 слова (4 байта) Операнды 0 d 31, 0 k Загружает один байт из адресного пространства памяти данных в регистр общего назначения Описание Rd. Адрес ячейки памяти, к которой производится обращение, задается константой K I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет lds r2,$FF00 ;

r2 = [$FF00] Пример add r2,r1 ;

r2 = r2 + r sts $FF000,r2 ;

Записать результат по тому же адресу LPM Загрузка данных из памяти программ Операция R0 = {Z} Kод операции 1001 0101 1100 1000 1 слово (2 байта) Операнды Нет операндов Загружает один байт из адресного пространства памяти программ в регистр общего назначе Описание ния R0. Адрес ячейки памяти, к которой производится обращение, содержится в индексном регистре Z I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r31 ;

Очистить ст. байт индексного регистра Z Пример ldi r30,$F0 ;

Загрузить адрес в регистр Z lpm ;

r0 = {$00F0} — 120 — 3. Система команд LSL Rd Логический сдвиг влево Операция C b7 b0 Kод операции 1000 11dd dddd dddd 1 слово (2 байта) Операнды 0 d Сдвигает все разряды регистра Rd влево. Разряд b0 сбрасывается в «0», а разряд b7 загружает Описание ся в флаг C регистра SREG. Эквивалентна команде ADD Rd,Rd I T H S V N Z C Регистр SREG — — — Маш. циклов AT90S1200 да add r0,r4 ;

r0 = r0 + r Пример lsl r0 ;

r0 = r0 * LSR Rd Логический сдвиг вправо Операция 0 b7 b0 C Kод операции 1001 010d dddd 0110 1 слово (2 байта) Операнды 0 d Сдвигает все разряды регистра Rd вправо. Разряд b7 сбрасывается в «0», а разряд b0 загружа Описание ется в флаг C регистра SREG I T H S V N Z C Регистр SREG — — — Маш. циклов AT90S1200 да add r0,r4 ;

r0 = r0 + r Пример lsr r0 ;

r0 = r0/ — 121 — 3. Система команд MOV Rd, Rr Пересылка между РОН Операция Rd = Rr Kод операции 0010 11rd dddd rrrr 1 слово (2 байта) Операнды 0 d 31, 0 r Описание Kопирует содержимое регистра Rr в регистр Rd. Регистр источник (Rr) не изменяется I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да mov r16,r0 ;

Переслать содержимое r0 в r call check ;

Вызвать подпрограмму...

Пример check:

cpi r16, $r11 ;

Сравнить r16 с $...

ret ;

Вернуться из подпрограммы NEG Rd Вычисление дополнительного кода Операция Rd = $00 – Rd Kод операции 1001 010d dddd 0001 1 слово (2 байта) Операнды 0 d Вычисляет дополнительный код числа, находящегося в регистре Rd. Результат помещается Описание обратно в регистр Rd I T H S V N Z C Регистр SREG — — Маш. циклов AT90S1200 да sub r11,r0 ;

Вычесть r0 из r11 (r11 = r11 – r0) brpl positive ;

Перейти, если результат положительный Пример neg r11 ;

Вычислить дополнительный код числа positive:

...

— 122 — 3. Система команд NOP Пустая команда Операция Нет операции Kод операции 0000 0000 0000 0000 1 слово (2 байта) Операнды Нет операндов Описание Выполняет пустой машинный цикл I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да clr r16 ;

Очистить регистр r ser r17 ;

Установить регистр r Пример out $18,r16 ;

Записать нули в порт B nop ;

Ждать один машинный цикл out $18,r17 ;

Записать единицы в порт B OR Rd, Rr «Логическое ИЛИ» двух РОН Операция Rd = Rd Rr Kод операции 0010 10rd dddd rrrr 1 слово (2 байта) Операнды 0 d 31, 0 r Выполняет операцию «Логическое ИЛИ» между регистрами Rd и Rr. Результат помещается в Описание регистр Rd I T H S V N Z C Регистр SREG — — — 0 — Маш. циклов AT90S1200 да or r15,r16 ;

Поразрядное «ИЛИ» r15 и r bst r15,6 ;

Записать 6 й разряд регистра r15 в флаг T brts ok ;

Перейти, если флаг T равен «1» Пример...

ok:

...

— 123 — 3. Система команд ORI Rd, K «Логическое ИЛИ» РОН и константы Операция Rd = Rd K Kод операции 0110 KKKK dddd KKKK 1 слово (2 байта) Операнды 16 d 31, 0 K Выполняет операцию «Логическое ИЛИ» между регистром Rd и константой K. Результат по Описание мещается в регистр Rd. Kоманда применима только к 16 старшим РОН (R16…R31) I T H S V N Z C Регистр SREG — — — 0 — Маш. циклов AT90S1200 да ori r17,$0F ;

Установить старший полубайт регистра r Пример ori r18,1 ;

Установить 0 й разряд регистра r OUT A, Rr Пересылка значения из РОН в РВВ Операция I/O(A) = Rr Kод операции 1011 1AAr rrrr AAAA 1 слово (2 байта) Операнды 0 r 31, 0 A Описание Пересылает содержимое регистра общего назначения Rr в регистр ввода/вывода A I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да clr r16 ;

Очистить регистр r ser r17 ;

Установить регистр r Пример out $18,r16 ;

Записать нули в порт B nop ;

Ждать один машинный цикл out $18,r17 ;

Записать единицы в порт B — 124 — 3. Система команд PO0P Rd Извлечение байта из стека Операция SP = SP + 1, Rd = STACK Kод операции 1001 000d dddd 1111 1 слово (2 байта) Операнды 0 d Описание Загружает 1 байт из стека в регистр общего назначения Rd I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет call routine ;

Вызов подпрограммы...

routine:

push r14 ;

Сохранить содержимое r14 в стеке Пример push r15 ;

Сохранить содержимое r15 в стеке...

pop r15 ;

Восстановить содержимое r15 из стека pop r14 ;

Восстановить содержимое r14 из стека ret ;

Возврат из подпрограммы PUSH Rr Сохранение байта в стеке Операция STACK = Rr, SP = SP – Kод операции 1001 001r rrrr 1111 1 слово (2 байта) Операнды 0 r Описание Сохраняет содержимое регистра общего назначения Rr в стеке I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет call routine ;

Вызов подпрограммы...

routine:

push r14 ;

Сохранить содержимое r14 в стеке Пример push r15 ;

Сохранить содержимое r15 в стеке...

pop r15 ;

Восстановить содержимое r15 из стека pop r14 ;

Восстановить содержимое r14 из стека ret ;

Возврат из подпрограммы — 125 — 3. Система команд RCALL k Относительный вызов подпрограммы Операция STACK = PC + 1;

PC = PC + k + 1;

SP = SP – Kод операции 1101 kkkk kkkk kkkk 1 слово (2 байта) Операнды –2047 k Относительный вызов подпрограммы. Выполняет переход к подпрограмме, адрес которой получается сложением содержимого счетчика команд с константой k. Адрес следующей за Описание RCALLкоманды (2 байта) сохраняется в стеке. На практике вместо числовых значений смеще ния указываются метки подпрограмм (см. пример) I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да rcall routine ;

Вызвать подпрограмму...

routine:

Пример push r14 ;

Сохранить содержимое r...

pop r14 ;

Восстановить содержимое r ret ;

Возврат из подпрограммы RET Возврат из подпрограммы Операция SP = SP + 2;

PC = STACK Kод операции 1001 0101 0000 1000 1 слово (2 байта) Операнды Нет операндов Описание Возврат из подпрограммы. Выполняет возврат в то место, откуда подпрограмма была вызвана I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да rcall routine ;

Вызвать подпрограмму...

routine:

Пример push r14 ;

Сохранить содержимое r...

pop r14 ;

Восстановить содержимое r ret ;

Возврат из подпрограммы — 126 — 3. Система команд RETI Возврат из подпрограммы обработки прерывания Операция SP = SP + 2;

PC = STACK Kод операции 1001 0101 0001 1000 1 слово (2 байта) Операнды Нет операндов Возврат из подпрограммы обработки прерывания. Выполняет возврат в то место, в котором выполнение программы было прервано в результате возникновения прерывания. Обратите внимание, что контекст программы (регистр состояния SREG) не сохраняется при вызове Описание подпрограммы обработки прерывания и, соответственно, не восстанавливается при выходе из нее. В связи с этим сохранение и восстановление этого регистра необходимо выполнять само стоятельно I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да...

extint:

push r0 ;

Сохранить содержимое r Пример...

pop r0 ;

Восстановить содержимое r reti ;

Возврат из подпрограммы RJMP k Относительный безусловный переход Операция PC = PC + k + 1;

Kод операции 1100 kkkk kkkk kkkk 1 слово (2 байта) Операнды –2047 k Kоманда относительного безусловного перехода. Выполняет переход по адресу, равному сум Описание ме содержимого счетчика команд и константы k. На практике вместо числовых значений сме щения используются метки (см. пример) I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да cpi r16,$42 ;

Сравнить r16 с числом $ brne error ;

Перейти, если r16 $ rjmp ok ;

Безусловный переход error:

Пример add r16, r17 ;

Прибавить r16 к r inc r16 ;

r16 = r16 + ok:

...

— 127 — 3. Система команд ROL Rd Сдвиг влево через перенос Операция C b7 b0 C Kод операции 0001 11dd dddd dddd 1 слово (2 байта) Операнды 0 d Сдвигает содержимое регистра Rd влево на один разряд. В разряд b0 заносится содержимое флага C регистра SREG, а разряд b7 загружается в флаг C. В комбинации с командой LSL Описание данная команда может использоваться для умножения многобайтных чисел (как знаковых, так и беззнаковых) на два. Эквивалентна команде ADC Rd,Rd. Значение флага V равно «Ис ключающему ИЛИ» флагов N и C после сдвига I T H S V N Z C Регистр SREG — — Маш. циклов AT90S1200 да Умножить регистровую пару r19:r18 на 2:

Пример lsl r18 ;

r18 = r18 * rol r19 ;

r19:r18 — 16 разрядное целое ROR Rd Сдвиг вправо через перенос Операция C b7 b0 C Kод операции 1001 010d dddd 0111 1 слово (2 байта) Операнды 0 d Сдвигает содержимое регистра Rd вправо на один разряд. В разряд b7 заносится содержимое флага C регистра SREG, а разряд b0 загружается в флаг C. В комбинации с командой ASR Описание данная команда может использоваться для деления многобайтных знаковых чисел на два. А в комбинации с командой LSR— для деления многобайтных беззнаковых чисел на два. Значе ние флага V равно «Исключающему ИЛИ» флагов N и C после сдвига I T H S V N Z C Регистр SREG — — — Маш. циклов AT90S1200 да lsr r19 ;

Разделить регистровую пару r19:r18 на ror r18 ;

r19:r18 — 16 разрядное целое без знака Пример asr r17 ;

Разделить регистровую пару r17:r16 на ror r16 ;

r17:r16 — 16 разрядное целое со знаком — 128 — 3. Система команд SBC Rd, Rr Вычитание с заемом Операция Rd = Rd – Rr – C Kод операции 0000 10rd dddd rrrr 1 слово (2 байта) Операнды 0 d 31, 0 r Вычитает из регистра Rd содержимое регистра Rr. Если флаг переноса C установлен, получен ная разность уменьшается на 1. Результат помещается в регистр Rd. Если результат вычита Описание ния не равен нулю, флаг нуля Z сбрасывается в «0», в противном случае он остается без изме нений I T H S V N Z C Регистр SREG — — Маш. циклов AT90S1200 да Вычитание регистровой пары R1:R0 из R3:R Пример sub r2,r0 ;

Вычесть младшие байты sbc r3,r1 ;

Вычесть старшие байты с учетом переноса SBCI Rd, K Вычитание константы из РОН с заемом Операция Rd = Rd – K – C Kод операции 0100 KKKK dddd KKKK 1 слово (2 байта) Операнды 16 d 31, 0 K Вычитает из регистра Rd значение константы K. Если флаг переноса C установлен, получен ная разность уменьшается на 1. Результат помещается в регистр Rd. Если результат вычитания Описание не равен нулю, флаг нуля Z сбрасывается в «0», в противном случае он остается без измене ний I T H S V N Z C Регистр SREG — — Маш. циклов AT90S1200 да Вычитание двухбайтового числа $4F23 из регистровой пары R17:R Пример subi r16,$23 ;

Вычесть младший байт sbci r17,$4F ;

Вычесть старший байт с учетом переноса — 129 — 3. Система команд SBI A, b Установить разряд РВВ Операция I/O(A).b = Kод операции 1001 1010 AAAA Abbb 1 слово (2 байта) Операнды 0 A 31, 0 b Устанавливает разряд b регистра ввода/вывода, расположенного по адресу A пространства Описание ввода/вывода. Эта команда применима только к младшим 32 регистрам (адреса 0…31) I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да out $1E,r0 ;

Задать адрес ячейки EEPROM Пример sbi $1C,0 ;

Установить запрос на чтение in r1,$1D ;

Считать данные из EEPROM SBIC A, b Пропустить команду, если разряд РВВ сброшен Операция Если I/O(A).b = 0, то PC = PC +2 (3), иначе PC = PC + Kод операции 1001 1001 AAAA Abbb 1 слово (2 байта) Операнды 0 A 31, 0 b Проверяет состояние разряда b регистра ввода/вывода A. Если разряд сброшен, команда, Описание следующая за SBIC A,b, пропускается. Эта команда применима только к младшим 32 реги страм (адреса 0…31) I T H S V N Z C Регистр SREG — — — — — — — — 1, если I/O(A).b = 1 (нет пропуска команды) Маш. циклов 2, если I/O(A).b = 0 (размер пропускаемой команды — 1 слово) 3, если I/O(A).b = 0 (размер пропускаемой команды — 2 слова) AT90S1200 да e2wait:

sbic $1C,1 ;

Пропустить команду, если флаг EEWE сброшен Пример rjmp e2wait ;

Запись в EEPROM еще не закончилась...

— 130 — 3. Система команд SBIS A, b Пропустить команду, если разряд РВВ установлен Операция Если I/O(A).b = 1, то PC = PC +2 (3), иначе PC = PC + Kод операции 1001 1011 AAAA Abbb 1 слово (2 байта) Операнды 0 A 31, 0 b Проверяет состояние разряда b регистра ввода/вывода A. Если разряд установлен, команда, Описание следующая за SBIS A,b, пропускается. Эта команда применима только к младшим 32 реги страм (адреса 0…31) I T H S V N Z C Регистр SREG — — — — — — — — 1, если I/O(A).b = 0 (нет пропуска команды) Маш. циклов 2, если I/O(A).b = 1 (размер пропускаемой команды — 1 слово) 3, если I/O(A).b = 1 (размер пропускаемой команды — 2 слова) AT90S1200 да waitset:

sbis $1D,0 ;

Пропустить след. команду, если 0 й разряд Пример ;

порта D установлен rjmp waitset ;

Ждать, пока разряд не будет установлен SBIW Rd, K Вычитание константы из регистровой пары Операция Rd+1:Rd = Rd+1:Rd – K Kод операции 1001 0111 KKdd KKKK 1 слово (2 байта) Операнды d {24, 26, 28, 30}, 0 K Вычитает из регистровой пары Rd+1:Rd значение константы K. Результат помещается обрат Описание но в регистровую пару. Kоманда применима только к 4 старшим регистровым парам из реги стров общего назначения I T H S V N Z C Регистр SREG — — — Маш. циклов AT90S1200 нет Вычитание двухбайтового числа $4F23 из регистровой пары R17:R Пример sbiw r24,1 ;

Вычесть единицу из r25:r sbiw r28,63 ;

Вычесть 63 из индексного регистра Y — 131 — 3. Система команд SBR Rd, K Установка разрядов РОН Операция Rd = Rd K Kод операции 0110 KKKK dddd KKKK 1 слово (2 байта) Операнды 16 d 31, 0 K Устанавливает отдельные разряды регистра Rd путем выполнения операции «Логическое Описание ИЛИ» между содержимым регистра Rd и маской, задаваемой константой K. Результат поме щается в регистр Rd I T H S V N Z C Регистр SREG — — — 0 — Маш. циклов AT90S1200 да sbr r16,3 ;

Установить разряды 0 и 1 регистра r Пример sbr r18,$F0 ;

Установить 4 ст. разряда регистра r SBRC Rr, b Пропустить команду, если разряд РОН сброшен Операция Если Rr.b = 0, то PC = PC +2 (3), иначе PC = PC + Kод операции 1111 110r rrrr 0bbb 1 слово (2 байта) Операнды 0 r 31, 0 b Проверяет состояние разряда b регистра общего назначения Rr. Если разряд сброшен, коман Описание да, следующая за SBRC Rr,b, пропускается I T H S V N Z C Регистр SREG — — — — — — — — 1, если Rr.b = 1 (нет пропуска команды) Маш. циклов 2, если Rr.b = 0 (размер пропускаемой команды — 1 слово) 3, если Rr.b = 0 (размер пропускаемой команды — 2 слова) AT90S1200 да sub r0,r1 ;

Вычесть r1 из r Пример sbrc r0,7 ;

Пропустить команду, если r0.7 = «0» sub r0,r1 ;

Выполняется только, если r0.7 = «1» — 132 — 3. Система команд SBRS Rr, b Пропустить команду, если разряд РОН установлен Операция Если Rr.b = 1, то PC = PC +2 (3), иначе PC = PC + Kод операции 1111 111r rrrr 0bbb 1 слово (2 байта) Операнды 0 r 31, 0 b Проверяет состояние разряда b регистра общего назначения Rr. Если разряд установлен, Описание команда, следующая за SBRS Rr,b, пропускается I T H S V N Z C Регистр SREG — — — — — — — — 1, если Rr.b = 0 (нет пропуска команды) Маш. циклов 2, если Rr.b = 1 (размер пропускаемой команды — 1 слово) 3, если Rr.b = 1 (размер пропускаемой команды — 2 слова) AT90S1200 да sub r0,r1 ;

Вычесть r1 из r Пример sbrs r0,7 ;

Пропустить след. команду, если r0.7 = «0» neg r0 ;

Выполняется только, если r0.7 = «1» SEC Установка флага переноса Операция С = Kод операции 1001 0100 0000 1000 1 слово (2 байта) Операнды Нет операндов Описание Устанавливает в «1» флаг переноса C регистра SREG. Эквивалентна команде BSET I T H S V N Z C Регистр SREG — — — — — — — Маш. циклов AT90S1200 да sec ;

Установить флаг переноса Пример addc r0,r1 ;

r0 = r0 + r1 + — 133 — 3. Система команд SEH Установка флага половинного переноса Операция H = Kод операции 1001 0100 0101 1000 1 слово (2 байта) Операнды Нет операндов Устанавливает в «1» флаг половинного переноса H регистра SREG. Эквивалентна команде Описание BSET I T H S V N Z C Регистр SREG — — 1 — — — — — Маш. циклов AT90S1200 да Пример slh ;

Установить флаг половинного переноса SEI Общее разрешение прерываний Операция I = Kод операции 1001 0100 0111 1000 1 слово (2 байта) Операнды Нет операндов Устанавливает в «1» флаг общего разрешения прерываний I регистра SREG. Эквивалентна ко Описание манде BSET I T H S V N Z C Регистр SREG 1 — — — — — — — Маш. циклов AT90S1200 да cli ;

Запретить прерывания Пример in r13,$16 ;

Прочитать состояние порта B sei ;

Разрешить прерывания — 134 — 3. Система команд SEN Установка флага отрицательного значения Операция N = Kод операции 1001 0100 0010 1000 1 слово (2 байта) Операнды Нет операндов Устанавливает в «1» флаг отрицательного значения N регистра SREG. Эквивалентна команде Описание BSET I T H S V N Z C Регистр SREG — — — — — 1 — — Маш. циклов AT90S1200 да add r2,r19 ;

Сложить r2 и r Пример sln ;

Установить флаг отрицательного результата SER Rd Установка РОН Операция Rd = $FF Kод операции 1110 1111 dddd 1111 1 слово (2 байта) Операнды 16 d Устанавливает все разряды регистра общего назначения в «1». Kоманда применима только к Описание регистрам из старшей половины регистрового файла I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да Организация цикла с заданным числом повторений clr r16 ;

Очистить регистр r ser r17 ;

Установить регистр r Пример out $18,r16 ;

Записать в порт B нули nop out $18,r17 ;

Записать в порт B единицы — 135 — 3. Система команд SES Установка флага знака Операция S = Kод операции 1001 0100 0100 1000 1 слово (2 байта) Операнды Нет операндов Описание Устанавливает в «1» флаг знака S регистра SREG. Эквивалентна команде BSET I T H S V N Z C Регистр SREG — — — 1 — — — — Маш. циклов AT90S1200 да add r2,r19 ;

Сложить r2 и r Пример ses ;

Установить флаг знака SET Установка флага T Операция T = Kод операции 1001 0100 0110 1000 1 слово (2 байта) Операнды Нет операндов Описание Устанавливает в «1» флаг T регистра SREG. Эквивалентна команде BSET I T H S V N Z C Регистр SREG — 1 — — — — — — Маш. циклов AT90S1200 да Пример set ;

Установить флаг T SEV Установка флага переполнения дополнительного кода Операция V = Kод операции 1001 0100 0011 1000 1 слово (2 байта) Операнды Нет операндов Устанавливает в «1» флаг переполнения дополнительного кода V регистра SREG. Эквивалент Описание на команде BSET I T H S V N Z C Регистр SREG — — — — 1 — — — Маш. циклов AT90S1200 да add r2,r19 ;

Сложить r2 и r Пример sev ;

Установить флаг переполнения — 136 — 3. Система команд SEZ Установка флага нуля Операция Z = Kод операции 1001 0100 0001 1000 1 слово (2 байта) Операнды Нет операндов Описание Устанавливает в «1» флаг нуля Z регистра SREG. Эквивалентна команде BSET I T H S V N Z C Регистр SREG — — — — — — 1 — Маш. циклов AT90S1200 да add r2,r19 ;

Сложить r2 и r Пример sez ;

Установить флаг нуля SLEEP Перевод микроконтроллера в режим пониженного энергопотребления Операция См. описание режимов пониженного энергопотребления в параграфе 4.3.

Kод операции 1001 0101 1000 1000 1 слово (2 байта) Операнды Нет операндов Переводит микроконтроллер в режим пониженного энергопотребления. Kонкретные дейст Описание вия зависят от модели микроконтроллера и от выбранного режима. Для получения более по дробной информации обратитесь к разделу 4. I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да mov r0,r11 ;

Скопировать регистр r11 в r ldi r16,(1<

Разрешить переход в «спящий» режим Пример out MCUCR,r16 ;

sleep ;

Переключиться в «спящий» режим — 137 — 3. Система команд ST X, Rr Kосвенная запись в память данных Операция [X] = Rr Kод операции 1001 001r rrrr 1100 1 слово (2 байта) Операнды 0 r Сохраняет содержимое регистра общего назначения Rr в памяти данных. Адрес ячейки памя Описание ти, к которой производится обращение, содержится в индексном регистре X I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r27 ;

Очистить ст. байт индексного регистра Пример ldi r26,$60 ;

Загрузить мл. байт адреса st X,r1 ;

Загрузить r1 по адресу $ ST X+, Rr Kосвенная запись в память данных с постинкрементом Операция [X] = Rr, X = X+ Kод операции 1001 001r rrrr 1101 1 слово (2 байта) Операнды 0 r 31, для r = 26 или 27 результат операции не определен Сохраняет содержимое регистра общего назначения Rr в памяти данных. Адрес ячейки памя Описание ти, к которой производится обращение, содержится в индексном регистре X. После пересыл ки байта содержимое регистра X увеличивается на I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r27 ;

Очистить ст. байт индексного регистра ldi r26,$60 ;

Загрузить мл. байт адреса Пример st X+,r1 ;

Загрузить r1 по адресу $ in r1,r26 ;

В регистре r1 — $ — 138 — 3. Система команд ST –X, Rr Kосвенная запись в память данных с преддекрементом Операция X = X–1, [X] = Rr Kод операции 1001 001r rrrr 1110 1 слово (2 байта) Операнды 0 r 31, для r = 26 или 27 результат операции не определен Сохраняет содержимое регистра общего назначения Rr в памяти данных. Адрес ячейки памя Описание ти, к которой производится обращение, содержится в индексном регистре X, причем перед обращением к памяти данных содержимое регистра X уменьшается на I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r27 ;

Очистить ст. байт индексного регистра Пример ldi r26,$63 ;

Загрузить мл. байт адреса st –X,r3 ;

Загрузить r3 по адресу $ ST Y, Rr Kосвенная запись в память данных Операция [Y] = Rr Kод операции 1000 001r rrrr 1000 1 слово (2 байта) Операнды 0 r Сохраняет содержимое регистра общего назначения Rr в памяти данных. Адрес ячейки памя Описание ти, к которой производится обращение, содержится в индексном регистре Y I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r29 ;

Очистить ст. байт индексного регистра Пример ldi r28,$60 ;

Загрузить мл. байт адреса st Y,r1 ;

Переслать r1 по адресу $ — 139 — 3. Система команд ST Y+, Rr Kосвенная запись в память данных с постинкрементом Операция [Y] = Rr, Y = Y+ Kод операции 1001 001r rrrr 1101 1 слово (2 байта) Операнды 0 r 31, для r = 28 или 29 результат операции не определен Сохраняет содержимое регистра общего назначения Rr в памяти данных. Адрес ячейки памя Описание ти, к которой производится обращение, содержится в индексном регистре Y. После пересыл ки байта содержимое регистра Y увеличивается на I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r29 ;

Очистить ст. байт индексного регистра ldi r28,$60 ;

Загрузить мл. байт адреса Пример st Y+,r1 ;

Переслать r1 по адресу $ in r2,r28 ;

В регистре r2 — $ ST –Y, Rr Kосвенная запись в память данных с преддекрементом Операция Y = Y–1, [Y] = Rr Kод операции 1001 001r rrrr 1010 1 слово (2 байта) Операнды 0 r 31, для r = 28 или 29 результат операции не определен Сохраняет содержимое регистра общего назначения Rr в памяти данных. Адрес ячейки памя Описание ти, к которой производится обращение, содержится в индексном регистре Y, причем перед обращением к памяти данных содержимое регистра Y уменьшается на I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r29 ;

Очистить ст. байт индексного регистра Пример ldi r28,$63 ;

Загрузить мл. байт адреса st –Y,r3 ;

Переслать r3 по адресу $ — 140 — 3. Система команд ST Z, Rr Kосвенная запись в память данных Операция [Z] = Rr Kод операции 1000 001r rrrr 0000 1 слово (2 байта) Операнды 0 r Сохраняет содержимое регистра общего назначения Rr в памяти данных. Для модели AT90S1200 в адресное пространство памяти данных входит только регистровый файл, для ос Описание тальных — регистровый файл, память ввода/вывода и ОЗУ. Адрес ячейки памяти, к которой производится обращение, содержится в индексном регистре Z I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да clr r31 ;

Очистить ст. байт индексного регистра Пример ldi r30,$60 ;

Загрузить мл. байт адреса st Z,r1 ;

Переслать r1 по адресу $ ST Z+, Rr Kосвенная запись в память данных с постинкрементом Операция [Z] = Rr, Z = Z+ Kод операции 1001 001r rrrr 1001 1 слово (2 байта) Операнды 0 r 31, для r = 30 или 31 результат операции не определен Сохраняет содержимое регистра общего назначения Rr в памяти данных. Адрес ячейки памя Описание ти, к которой производится обращение, содержится в индексном регистре Z. После пересыл ки байта содержимое регистра Z увеличивается на I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r31 ;

Очистить ст. байт индексного регистра ldi r30,$60 ;

Загрузить мл. байт адреса Пример st Z+,r1 ;

Переслать r1 по адресу $ in r2,r30 ;

В регистре r2 — $ — 141 — 3. Система команд ST –Z, Rr Kосвенная запись в память данных с преддекрементом Операция Z = Z – 1, [Z] = Rr Kод операции 1001 001r rrrr 1010 1 слово (2 байта) Операнды 0 r 31, для r = 30 или 31 результат операции не определен Сохраняет содержимое регистра общего назначения Rr в памяти данных. Адрес ячейки памя Описание ти, к которой производится обращение, содержится в индексном регистре Z, причем перед обращением к памяти данных содержимое регистра Z уменьшается на I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r31 ;

Очистить ст. байт индексного регистра Пример ldi r30,$63 ;

Загрузить мл. байт адреса st –Z,r3 ;

Переслать r3 по адресу $ STD Y+q, Rr Kосвенная относительная запись в память данных Операция [Y + q] = Rr Kод операции 10q0 qq1r rrrr 1qqq 1 слово (2 байта) Операнды 0 r 31, 0 q Сохраняет содержимое регистра общего назначения Rr в памяти данных. Адрес ячейки памя Описание ти, к которой производится обращение, получается суммированием содержимого индексно го регистра Y и константы q. Содержимое индексного регистра не изменяется I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r29 ;

Очистить ст. байт индексного регистра Пример ldi r28,$63 ;

Загрузить мл. байт адреса std Y+2,r4 ;

Переслать r4 по адресу $ — 142 — 3. Система команд STD Z+q, Rd Kосвенная относительная запись в память данных Операция [Z + q] = Rr Kод операции 10q0 qq1r rrrr 0qqq 1 слово (2 байта) Операнды 0 r 31, 0 q Сохраняет содержимое регистра общего назначения Rr в памяти данных. Адрес ячейки памя Описание ти, к которой производится обращение, получается суммированием содержимого индексно го регистра Z и константы q. Содержимое индексного регистра не изменяется I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет clr r31 ;

Очистить ст. байт индексного регистра Пример ldi r30,$63 ;

Загрузить мл. байт адреса std Z+2,r4 ;

Переслать r4 по адресу $ STS k, Rd Непосредственная запись в память данных Операция [k] = Rd Kод операции 1001 001d dddd 0000 kkkk kkkk kkkk kkkk 2 слова (4 байта) Операнды 0 d 31, 0 k Сохраняет содержимое регистра общего назначения Rd в памяти данных. Адрес ячейки памя Описание ти, к которой производится обращение, задается константой K I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 нет lds r2,$FF00 ;

r2 = [$FF00] Пример add r2,r1 ;

r2 = r2 + r sts $FF000,r2 ;

Записать результат по тому же адресу — 143 — 3. Система команд SUB Rd, Rr Вычитание двух РОН Операция Rd = Rd – Rr Kод операции 0001 10rd dddd rrrr 1 слово (2 байта) Операнды 0 d 31, 0 r Описание Вычитает из регистра Rd содержимое регистра Rr. Результат помещается в регистр Rd I T H S V N Z C Регистр SREG — — Маш. циклов AT90S1200 да sub r13,r12 ;

Вычесть r12 из r13 (r13=r13–r12) brne noteq ;

Перейти, если r12 r Пример...

noteq:

...

SUBI Rd, K Вычитание константы из регистра Операция Rd = Rd – K Kод операции 1010 KKKK dddd KKKK 1 слово (2 байта) Операнды 16 d 31, K = 0… Вычитает из регистра Rd значение константы K. Результат помещается обратно в регистр.

Описание Данная команда применима только к старшей половине регистров общего назначения I T H S V N Z C Регистр SREG — — Маш. циклов AT90S1200 да subi r22,$11 ;

Вычесть $11 из r brne noteq ;

Перейти, если r22 $ Пример...

noteq:

...

— 144 — 3. Система команд SWAP Rd Перестановка тетрад РОН Операция Rd(7:4) = Rd(3:0), Rd(3:0) = Rd(7:4) Kод операции 1001 010d dddd 0010 1 слово (2 байта) Операнды 0 d Описание Kоманда производит перестановку старшего и младшего полубайта содержимого регистра Rd I T H S V N Z C Регистр SREG — — — — — — — — Маш. циклов AT90S1200 да inc r1 ;

Инкрементировать r swap r1 ;

Переставить тетрады Пример inc r1 ;

Инкрементировать старший полубайт r swap r1 ;

Переставить тетрады обратно TST Rd Проверка РОН на нулевое или отрицательное значение Операция Rd = Rd • Rd Kод операции 0010 00dd dddd dddd 1 слово (2 байта) Операнды 0 d Проверяет содержимое регистра на нулевое или отрицательное значение путем выполнения Описание операции «Логическое И» регистра с самим собой. Содержимое регистра Rd не изменяется I T H S V N Z C Регистр SREG — — — 0 — Маш. циклов AT90S1200 да tst r0 ;

Проверить r breq zero ;

Перейти, если r0 = Пример...

zero:

...

— 145 — 3. Система команд WDR Сброс сторожевого таймера Операция Рестарт сторожевого таймера Kод операции 1001 0101 1010 1000 1 слово (2 байта) Операнды Нет операндов Выполняет сброс сторожевого таймера. При включенном сторожевом таймере данная коман да должна выполняться через определенный промежуток времени, определяемый коэффици Описание ентом деления предделителя сторожевого таймера. Для получения подробной информации обратитесь к главе Регистр SREG I T H S V N Z C — — — — — — — — Маш. циклов AT90S1200 да Пример wdr ;

сбросить сторожевой таймер Глава 4. Устройство управления 4.1. Общие сведения Kак известно, микроконтроллеру для работы требуется сигнал синхро низации (тактовый сигнал). В качестве источника тактового сигнала в ми кроконтроллерах AVR семейства Classic может использоваться встроен ный кварцевый генератор или внешний сигнал синхронизации. В некото рых моделях имеется также внутренний RC генератор.

Непременным атрибутом современных микроконтроллеров является наличие одного или нескольких режимов, обеспечивающих уменьшение энергии, потребляемой микроконтроллером от источника питания. Этот момент особенно актуален при разработке автономных устройств. Мик роконтроллеры AVR семейства Classic поддерживают до трех различных режимов пониженного энергопотребления: Idle, Power Down и Power Save. Все эти режимы часто называют одним словом — «спящий» режим.

Kаждый из этих режимов позволяет значительно сократить энергопо требление в периоды бездействия микроконтроллера. В зависимости от используемого режима отключается различное количество систем мик роконтроллера. Соответственно различным будет и уменьшение потреб ляемой энергии. Вход в этот режим осуществляется путем использования команды SLEEP. При «пробуждении» микроконтроллера (при выходе из «спящего» режима) производится его реинициализация.

Вообще реинициализация микроконтроллера (сброс) может произойти по различным причинам: подача напряжения питания, выход из «спящего» режи ма, уменьшение напряжения питания ниже минимально допустимого уровня (Brown Out Reset), срабатывание сторожевого таймера, появление на выводе RESET логического сигнала НИЗKОГО уровня. Фактическое число возмож ных источников сброса из перечисленных зависит от конкретной модели.

— 147 — 4. Устройство управления В качестве источников прерывания в микроконтроллерах семейства могут выступать периферийные устройства, а также некоторые выводы (входы внешних прерываний). Так как состав периферийных устройств зависит от модели, то и число источников прерываний в каждой модели различно.

4.2. Тактовый генератор Микроконтроллеры AVR семейства Classic могут работать с внутрен ним RC генератором, керамическим либо кварцевым резонатором или с сигналом внешней синхронизации. Возможность выбора того или иного источника тактового сигнала зависит от модели микроконтроллера. Воз можные варианты для каждой модели указаны в Табл. 4.1.

Таблица 4.1. Источники тактового сигнала Источник тактового сигнала Резонатор Внешний сигнал синхронизации Внутренний RC генератор Kварцевый генератор Резонатор подключается к выводам XTAL1 и XTAL2 микроконтролле ров, как показано на Рис. 4.1. Эти выводы являются соответственно вхо дом и выходом инвертора тактового генератора. При необходимости так товый сигнал микроконтроллера можно использовать для управления ка КМОП буфер HC C XTAL XTAL C GND Рис. 4.1. Подключение кварцевого или керамического резонатора — 148 — AT90S AT90S AT90S/LS AT90S/LS AT90S/LS AT90S/LS AT90S/LS AT90S/LS AT90S AT90S AT90C 4. Устройство управления кими либо внешними устройствами. Этот сигнал снимается с вывода XTAL2, причем между выводом и внешней схемой обязательно должен быть буфер (см. Рис. 4.1).

Емкости конденсаторов C1 и C2, подключаемых между выводами резо натора и общим проводом, зависят от частоты и типа резонатора. Для кварцевого резонатора на частоту 4 МГц, например, емкость каждого кон денсатора составляет порядка 30 пФ.

Внешний сигнал синхронизации При использовании сигнала от внешнего источника возможны два ва рианта его подключения в зависимости от модели микроконтроллера. Для микроконтроллера AT90S/LS2343 сигнал от внешнего источника подается на вывод PB3 (Рис. 4.2а), при этом внутренний RC генератор должен быть выключен (см. ниже). В остальных моделях микроконтроллеров сигнал от внешнего источника подается на вывод XTAL1, как показано на Рис. 4.2б.

Вывод XTAL2 при этом оставляют неподключенным.

Не XTAL подключен Сигнал от Сигнал от внешнего PB внешнего XTAL генератора генератора GND GND а) б) Рис. 4.2. Подключение внешнего источника тактового сигнала:

а — AT90S/LS2343, б — прочие модели Внутренний RC генератор Использование внутреннего RC генератора (резистор/конденсатор) является прежде всего наиболее экономичным решением, т.к. при этом не требуется никаких внешних компонентов. Вместе с тем это решение при годно только для низкопроизводительных приложений, не требующих высокой временной точности. В частности, категорически не рекоменду ется использовать внутренний RC генератор при построении систем ре ального времени.

Частота сигнала внутреннего RC генератора фиксирована и равна 1 МГц (при напряжении питания VCC = 5 В).

— 149 — 4. Устройство управления Для использования внутреннего RC генератора необходимо запро граммировать (записать «0») конфигурационную ячейку (fuse bit) RCEN, расположенную в выделенной области FLASH памяти. Программирова ние этой ячейки может быть произведено только в параллельном режиме.

Если внутренний RC генератор предполагается использовать для самоза грузки программы в микроконтроллер из ПЗУ (по последовательному ка налу), ячейка RCEN должна быть перед этим запрограммирована с ис пользованием параллельного режима. Подробно различные режимы про граммирования будут рассмотрены в главе 11.

При использовании внутреннего RC генератора выводы XTAL1 и XTAL2 оставляют неподключенными (для микроконтроллера AT90S1200), а вывод PB3 может использоваться как обычный контакт ввода/вывода (для микроконтроллеров AT90S/LS2343).

4.3. Режимы пониженного энергопотребления Все модели микроконтроллеров семейства Classic поддерживают два различных «спящих» режима: Idle и Power Down. Микроконтроллеры AT90S/LS4434 и AT90S/LS8535 дополнительно поддерживают третий ре жим — Power Save.

Переключение в один из режимов пониженного потребления осуще ствляется командой SLEEP. При этом флаг SE регистра управления MCUCR должен быть установлен в «1». Чтобы избежать непреднамерен ного переключения микроконтроллера в «спящий» режим, рекомендуется устанавливать этот флаг непосредственно перед выполнением команды SLEEP. Выбор конкретного режима определяется состоянием флагов SM и SM0 для моделей AT90S/LS4434 и AT90S/LS8535 или флага SM для всех остальных моделей. Эти флаги также расположены в регистре MCUCR.

Соответствие между содержимым этих флагов и режимом приведено в Табл. 4.2.

Таблица 4.2. Выбор режима пониженного энергопотребления AT90S/LS Прочие AT90S/LS8535 Режим SM1 SM0 SM 0 0 0 Idle 0 1 — Зарезервировано 1 0 1 Power Down 1 1 — Power Save — 150 — 4. Устройство управления Выход из «спящего режима может быть осуществлен:

1. В результате прерывания. При этом микроконтроллер переходит в ра бочий режим, выполняет подпрограмму обработки прерывания, и вы полнение программы возобновляется с инструкции, следующей за ко мандой SLEEP. Содержимое РОН, ОЗУ и РВВ при этом не изменяется.

2. В результате сброса. При этом микроконтроллер переходит в рабочий режим, и выполнение программы начинается с адреса вектора сброса ($000). Более подробно процесс сброса будет рассмотрен в разделе 4.4.

4.3.1. Режим Idle В этом режиме прекращает работу ЦПУ микроконтроллера, а все ос тальные периферийные устройства (SPI, UART, таймеры/счетчики, анало говый компаратор, АЦП, сторожевой таймер), а также подсистема преры ваний продолжают функционировать. За счет этого выход из режима Idle возможен как по внешнему прерыванию, так и по внутреннему, например при переполнении таймера. Для еще большего уменьшения энергопотреб ления в режиме Idle рекомендуется отключать встроенный аналоговый ком паратор, если не требуется выход из «спящего» режима по прерыванию от компаратора. Аналоговый компаратор отключается установкой в «1» флага ACD регистра ACSR. Подробно этот регистр будет рассмотрен в главе 7.

Основным преимуществом режима Idle является быстрая реакция на события, приводящие к «пробуждению» микроконтроллера. Другими сло вами, выполнение программы начинается сразу же после перехода из ре жима Idle в рабочий режим.

4.3.2. Режим Power Down В режиме Power Down функционирование всех систем микроконтрол лера, включая тактовый генератор, прекращается. Единственными узла ми, продолжающими работать в этом режиме, являются сторожевой тай мер (если он включен) и подсистема обработки внешних прерываний. Со ответственно выход из режима Power Down возможен только при возник новении одного из трех событий:

• внешний (аппаратный) сброс;

• сброс от сторожевого таймера (при наступлении тайм аута стороже вого таймера);

• возникновение внешнего прерывания (для AT90S90C8534 — по фронту, для остальных моделей — по уровню).

— 151 — 4. Устройство управления Следует заметить, что при нахождении микроконтроллера в режиме Power Down прерывание может быть сгенерировано только в результате ус тановки НИЗKОГО уровня на входах внешних прерываний либо в результа те изменения уровня на этих входах (для AT90S/LS2333 и AT90S/LS4433).

Сказанное справедливо для всех моделей микроконтроллеров за исключени ем модели AT90C8534. В этой модели генерация внешних прерываний все гда происходит только по фронту сигнала на входе внешнего прерывания.

Для выхода микроконтроллера из режима Power Down по внешнему прерыванию длительность активного сигнала должна удовлетворять сле дующим условиям:

• AT90S1200, AT90S2313, AT90S/LS4434, AT90S/LS8535, AT90S4414 и AT90S8515: длительность импульса НИЗKОГО уровня на входе внешнего прерывания должна превышать величину задержки сброса tTOUT (см. раздел 4.4);

• остальные модели: длительность активного сигнала должна быть не меньше двух периодов сигнала тактового генератора сторожевого таймера (типовые значения: 2 мкс при VCC = 5 В и 5.4 мкс при VCC = 3 В). Для получения более полной информации по стороже вому таймеру обратитесь к главе 6.

Между наступлением события, приводящего к выходу микроконтрол лера из режима Power Down, и началом работы микроконтроллера прохо дит некоторое время, в течение которого тактовый генератор микроконт роллера выходит на рабочий режим. По длительности эта задержка равна задержке сброса tTOUT (см. раздел 4.4).

И, наконец, последнее замечание по поводу прерываний. Если сигнал, вызвавший «пробуждение» микроконтроллера, исчезнет раньше, чем ми кроконтроллер перейдет в рабочий режим, обработчик соответствующего прерывания вызван не будет.

4.3.3. Режим Power Save Этот режим присутствует только в моделях AT90S/LS4434 и AT90S/LS8535. Он идентичен режиму Power Down за одним исключением:

если таймер/счетчик T2 сконфигурирован для работы в асинхронном ре жиме (флаг AS2 регистра ASSR установлен в «1»), то он может продолжать работать в режиме Power Save. Таким образом, выход из режима Power Save возможен не только в результате событий, рассмотренных в предыдущем параграфе (аппаратный сброс, сброс от сторожевого таймера, внешнее прерывание), но также и по прерываниям от таймера/счетчика T2 — при — 152 — 4. Устройство управления переполнении таймера/счетчика (Timer Overflow Interrupt) и при равенстве содержимого счетчика и регистра сравнения (Output Compare Interrupt).

Разумеется, для этого указанные прерывания должны быть разрешены (со ответствующие разряды регистра TIMSK так же, как и флаг общего разре шения прерываний I регистра SREG, должны быть установлены в «1»).

Вообще при возникновении прерывания от таймера/счетчика T2 мик роконтроллер выйдет из режима Power Save независимо от состояния фла га I. Однако если этот флаг сброшен в «0» (все прерывания запрещены), обработчик соответствующего прерывания вызван не будет.

При выходе микроконтроллера из режима Power Save по прерыванию между началом работы микроконтроллера и установкой флага соответству ющего прерывания проходит некоторое время. Длительность этой задерж ки зависит от прерывания, вызвавшего «пробуждение» микроконтроллера, и составляет 2 машинных цикла для внешнего прерывания и 3 машинных цикла для прерывания от асинхронного таймера. Во время этих циклов ми кроконтроллер выполняет команды, однако запуск подпрограмм обработ ки прерываний происходит только после окончания этих циклов.

4.4. Сброс Сброс микроконтроллера (другое название — реинициализация), пе реводит микроконтроллер в определенное устойчивое состояние. Сброс может быть вызван следующими событиями:

• подача напряжения питания микроконтроллера;

• падение напряжения питания ниже заданной величины (только для AT90S/LS2333 и AT90S/LS4433);

• тайм аут сторожевого таймера;

• подача напряжения НИЗKОГО уровня на вывод RESET.

При наступлении одного из перечисленных событий во все регистры ввода/вывода заносятся их начальные значения (см. описания конкрет ных регистров), а в счетчик команд загружается значение $000 (адрес век тора сброса). Если в программе используются какие либо прерывания, то по этому адресу должна находиться команда относительного перехода RJMP на начало программы (к ее инициализационной части). Если же прерывания в программе не используются, то программа может начинать ся непосредственно с адреса $000.

Необходимо сразу же сказать, что разные модели микроконтроллеров семейства не только имеют различное число источников сброса, но также — 153 — 4. Устройство управления предоставляют различные возможности по управлению самим процессом сброса. Однако логика работы схемы сброса одинакова для всех моделей.

При наступлении какого либо из поддерживаемых событий формиру ется внутренний сигнал сброса ВЫСОKОГО уровня. В ряде моделей при этом устанавливаются флаги в регистре MCUSR, соответствующие этому событию. Одновременно запускается таймер формирования задержки сброса. По истечении определенного промежутка времени (предполагает ся, что за это время микроконтроллер перейдет в определенное устойчи вое состояние) внутренний сигнал сброса переводится в НИЗKИЙ уро вень. Структурные схемы подсистемы сброса будут приведены далее при обсуждении особенностей, присущих конкретным моделям.

4.4.1. Сброс по включении питания При включении питания наибольшее внимание уделяется такому па раметру, как время нарастания напряжения питания. Временем нараста ния называется промежуток времени, за который используемое напряже ние изменится от 0 до установившегося значения. Это время может быть различным в зависимости от типа источника питания (батарея, линейный стабилизатор, импульсный преобразователь и т.п.). Во избежание различ ных проблем, связанных со временем нарастания, все микроконтроллеры AVR семейства Classic имеют в своем составе схему сброса по включении питания (схема POR, Power on Reset). Эта схема удерживает микроконт роллер в состоянии сброса до тех пор, пока напряжение питания не до стигнет своего номинального значения и не станет стабильным.

При достижении напряжения питания порогового значения VPOT на чинает работать таймер задержки сброса. По окончании счета (после фор мирования задержки tTOUT) внутренний сигнал сброса снимается и проис ходит запуск микроконтроллера.

Существует два способа управления состоянием вывода RESET. В пер вом случае напряжение на выводе RESET «повторяет» напряжение пита ния. Соответствующие данному способу временные диаграммы показаны на Рис. 4.3. Для реализации этого способа вывод RESET можно либо подклю чить к источнику питания, либо оставить неподключенным, т.к. этот вывод уже подтянут к источнику питания внутренним резистором сопротивлением 100…500 кОм (это справедливо для всех моделей, кроме AT90C8534).

Однако использование этого способа таит в себе некоторую опасность.

Речь идет о ситуации, когда время нарастания напряжения питания очень — 154 — 4. Устройство управления велико и превышает длительность задержки tTOUT. В этом случае, как по казано на Рис. 4.4, процесс запуска микроконтроллера может начаться до того, как напряжение питания достигнет своего номинального значения.

В таких условиях надежный запуск микроконтроллера не гарантируется.

VPOT VCC VRST ————— RESET Ожидание tTOUT таймера сброса Внутренний сброс Рис. 4.3. Временные диаграммы сигналов при сбросе по включении питания;

RESET вывод подключен к VDD VCC VPOT ————— RESET VRST Ожидание tTOUT таймера сброса Внутренний сброс Рис. 4.4. Временные диаграммы сигналов при сбросе по включении питания;

RESET вывод подключен к VDD (время нарастания напряжения питания очень велико) Таким образом, данный способ должен использоваться только при ус ловии, когда время нарастания напряжения источника питания известно и не превышает величины tTOUT для конкретной схемы.

Второй способ управления состоянием вывода RESET является клас сическим: напряжение ВЫСОKОГО уровня подается на вывод только по сле установления напряжения питания. Временные диаграммы, соответ ствующие этому способу, показаны на Рис. 4.5.

— 155 — 4. Устройство управления VPOT VCC VRST ————— RESET Ожидание tTOUT таймера сброса Внутренний сброс Рис. 4.5. Временные диаграммы сигналов при сбросе по включении питания;

RESET вывод управляется внешней схемой В этом случае работой таймера задержки сброса управляет схема аппа ратного сброса, о которой будет рассказано чуть позже. Соответственно этот таймер начинает работать при достижении напряжения на выводе RESET порогового значения VRST.

Данное решение является более дорогим, т.к. требует применения внешних компонентов. С другой стороны, при использовании этого спосо ба время запуска устройства будет достаточно большим, что гарантирует надежный и корректный запуск микроконтроллера. Забегая несколько вперед, скажем, что в модели AT90C8534 можно использовать только такой способ управления выводом RESET для реализации сброса по питанию.

Для управления выводом RESET можно рекомендовать схему, пред ставленную на Рис. 4.6. Разумеется, можно также использовать и специа лизированную схему слежения за напряжением питания, функционирую щую подобным образом.

В предложенной схеме (Рис. 4.6) задержка между сигналами RESET и VDD определяется постоянной времени заряда конденсатора (RC). Сопро тивление резистора R не превышает 40 кОм. Диод VD служит для быстро VCC R VD R ————— RESET C RESET Рис. 4.6. Вариант схемы сброса (задержка сигнала относительно VCC) — 156 — 4. Устройство управления го разряда конденсатора при отключении напряжения питания. Резистор R1 сопротивлением 100 Ом…1 кОм предназначен для ограничения входно RESET го тока вывода.

4.4.2. Аппаратный сброс Аппаратный (или внешний) сброс микроконтроллера реализуется по дачей на вывод RESET напряжения НИЗKОГО уровня. Микроконтрол лер остается в состоянии сброса до тех пор, пока на выводе RESET будет присутствовать сигнал НИЗKОГО уровня. Длительность импульса сброса должна быть не менее 50 нс (100 нс для AT90C8534), в противном случае сброс микроконтроллера не гарантируется. При достижении напряжения на выводе RESET порогового значения VRST запускается таймер задержки сброса. По окончании счета (после формирования задержки tTOUT) внут ренний сигнал сброса снимается и происходит запуск микроконтроллера.

Последовательность сигналов при аппаратном сбросе показана на Рис. 4.7.

VCC ————— RESET VRST Ожидание tTOUT таймера сброса Внутренний сброс Рис. 4.7. Временные диаграммы сигналов при аппаратном сбросе Если вывод RESET не предполагается использовать для аппаратного сброса, его можно оставить неподключенным.

4.4.3. Сброс от сторожевого таймера По тайм ауту сторожевого таймера (если он включен) генерируется корот кий положительный импульс сброса, длительность которого равна одному периоду тактового сигнала микроконтроллера. По спадающему фронту этого импульса запускается таймер задержки сброса. По окончании счета (после формирования задержки tTOUT) внутренний сигнал сброса снимается и про исходит запуск микроконтроллера. Временные диаграммы, соответствующие — 157 — 4. Устройство управления этому событию, показаны на Рис. 4.8. Для получения более подробной ин формации, касающейся работы сторожевого таймера, обратитесь к главе 6.

VCC ————— RESET 1 период тактового сигнала Ожидание сторожевого таймера Ожидание tTOUT таймера сброса Внутренний сброс Рис. 4.8. Временные диаграммы сигналов при сбросе от сторожевого таймера 4.4.4. Сброс при снижении напряжения питания (Brown Out) Модели микроконтроллеров AT90S/LS2333 и AT90S/LS4433 имеют в своем составе схему BOD (Brown Out Detection), которая отслеживает на пряжение источника питания. Если эта схема включена, то при снижении напряжения питания ниже некоторого значения она переводит микро контроллер в состояние сброса. Kогда напряжение питания вновь увели чится до порогового значения, запускается таймер задержки сброса. По сле формирования задержки tTOUT внутренний сигнал сброса снимается и происходит запуск микроконтроллера. Временные диаграммы, соответст вующие данному виду сброса, показаны на Рис. 4.9.

Работой схемы BOD управляет конфигурационная ячейка BODEN, рас положенная в выделенной области FLASH памяти. Для разрешения работы схемы в этой ячейке должен быть записан «0». Порог срабатывания (VBOT) определяется состоянием конфигурационной ячейки BODLEVEL, которая расположена в той же области. Если в ней записана лог. «1», порог срабаты вания равен 2.7 В. Если же в ней записан лог. «0» (после его программирова ния), порог срабатывания равен 4.0 В. Для уменьшения вероятности ложных срабатываний порог переключения схемы имеет гистерезис, равный 50 мВ.

Обратите внимание, что срабатывание схемы BOD произойдет только в том случае, если длительность нахождения напряжения питания ниже порога переключения превысит 3 мкс (для VBOT = 4.0 В) или 7 мкс (для VBOT = 2.7 В).

— 158 — 4. Устройство управления VCC VBOT + VBOT – ————— RESET Ожидание tTOUT таймера сброса Внутренний сброс Рис. 4.9. Временные диаграммы сигналов при сбросе по снижении напряжения питания 4.4.5. Управление схемой сброса В данном параграфе рассмотрены возможности микроконтроллеров семейства Classic по управлению схемой сброса. Все модели предоставля ют различные возможности как по управлению процессом сброса, так и по его контролированию.

AT90S Структурная схема подсистемы сброса микроконтроллера AT90S приведена на Рис. 4.10. Kак видно из рисунка, таймер задержки сброса ра ботает от RC генератора сторожевого таймера, независимого от основного тактового генератора микроконтроллера. Сразу отметим, что такое реше ние используется во всех моделях, кроме AT90C8534.

——— Схема сброса по POR VCC включении питания (POR) 100...500 к ————— RESET S Q Схема сброса Внутренний Тайм–аут — R Q сброс Встроенный Сторожевой RC–генератор таймер Сброс счетчика 14–разрядный счетчик Рис. 4.10. Структурная схема подсистемы сброса микроконтроллера AT90S — 159 — 4. Устройство управления Данный микроконтроллер не предоставляет пользователю никакой возможности по управлению процессом сброса. Длительность задержки сброса tTOUT фиксирована и равна 16 ±5 мс (16K периодов тактового гене ратора сторожевого таймера).

Максимальная величина порогового напряжения для вывода RESET VRST составляет 0.85VCC. Типовое значение пороговой величины напряже ния питания VPOT составляет 1.2 В.

AT90S Структурная схема подсистемы сброса микроконтроллера AT90S приведена на Рис. 4.11.

——— Схема сброса по POR VCC включении питания (POR) 100...500 к ————— RESET S Q Схема FSTRT сброса Сброс счетчика Внутренн — R Q сброс Встроенный Сторожевой RC–генератор таймер 14–разрядный счетчик MUX Q0 Q8 Q Рис. 4.11. Структурная схема подсистемы сброса микроконтроллера AT90S В этой модели величина tTOUT может принимать одно из двух значе ний. Длительность задержки сброса tTOUT определяется состоянием кон фигурационной ячейки FSTRT, расположенной в выделенной области FLASH памяти. Если эта ячейка установлена в «1» (не запрограммирова на), tTOUT = 16 ±5 мс (16K периодов тактового генератора сторожевого таймера). Если же она сброшена в «0» (запрограммирована), tTOUT = 1. ±0.1 мс (1K периодов тактового генератора сторожевого таймера).

Максимальная величина порогового напряжения для вывода RESET VRST составляет 0.85VCC. Типовое значение пороговой величины напряже ния питания VPOT составляет 1.4 В.

— 160 — 4. Устройство управления AT90S/LS2323, AT90S/LS Структурная схема подсистемы сброса микроконтроллеров AT90S/LS2323 и AT90S/LS2343 приведена на Рис. 4.12.

——— Схема сброса по POR VCC включении питания (POR) 100...500 к ————— RESET S Q Схема сброса Внутренний — R Q сброс Встроенный Сторожевой RC–генератор таймер Сброс счетчика 14–разрядный счетчик Q0 Q3 Q Рис. 4.12. Структурная схема подсистемы сброса микроконтроллеров AT90S/LS2323 и AT90S/LS В моделях AT90S/LS2323 длительность задержки сброса tTOUT определя ется состоянием конфигурационной ячейки FSTRT, а также зависит от на пряжения питания микроконтроллера. Если эта ячейка установлена в «1» (не запрограммирована), tTOUT = 16 ±5 мс и 32 ±10, соответственно для VCC = 5. и 3.0 В (только модели с индексом LS). Если же ячейка FSTRT сброшена в «0» (запрограммирована), tTOUT = 1.1 ±0.1 и 2.2 ±0.2 мс соответственно. А вот в моделях AT90S/LS2343 длительность задержки сброса tTOUT фиксирована и равна 16 ±5 и 32 ±10 мкс для VCC = 5.0 и 3.0 В соответственно.

Максимальная величина порогового напряжения для вывода RESET VRST составляет 0.6VCC. Типовое значение пороговой величины напряже ния питания VPOT составляет 1.4 В.

Микроконтроллеры AT90S/LS2323 и AT90S/LS2343 позволяют также определить событие, в результате которого произошел сброс устройства.

Для этой цели они имеют в своем составе служебный регистр состояния микроконтроллера MCUSR, расположенный по адресу $34 ($54). Содер жимое этого регистра показано на Рис. 4.13.

Kак видно из рисунка, в этом регистре задействовано всего два разря да, состояние которых зависит от события, вызвавшего сброс устройства.

— 161 — 4. Устройство управления 7 6 5 4 3 2 1 — — — — — — EXTRF PORF Чтение(R)/Запись(W) R R R R R R R/W R/W Начальное значение 0 0 0 0 0 0 См. описание Рис. 4.13. Регистр MCUSR Флаг PORF (Power on Reset Flag, 0 й разряд) устанавливается в «1» в ре зультате сброса по питанию. При всех остальных событиях, вызывающих сброс микроконтроллера, состояние этого флага не меняется. А флаг EXTRF (External Reset Flag, 1 й разряд) устанавливается в «1» после аппа ратного сброса. После сброса от сторожевого таймера состояние этого фла га не меняется, а после сброса по питанию его состояние не определено.

Чтобы определить с помощью этих флагов источник сброса, в про грамме необходимо как можно раньше сбросить оба разряда регистра.

При очистке этих разрядов до наступления сброса микроконтроллера ис точник сброса можно определить согласно Табл. 4.3.

Таблица 4.3. Определение источника сброса PORF EXTRF Источник сброса 0 0 Сброс от сторожевого таймера 0 1 Аппаратный сброс 1 0 Сброс по питанию 1 1 Сброс по питанию AT90S/LS2333, AT90S/LS Структурная схема подсистемы сброса микроконтроллеров AT90S/LS2333 и AT90S/LS4433 приведена на Рис. 4.14.

В этих моделях микроконтроллеров длительность задержки сброса tTOUT определяется состоянием конфигурационных разрядов CKSEL2…CKSEL0, а также зависит от напряжения питания микроконтроллера. Зависимость задержки от состояния этих разрядов приведена в Табл. 4.4. По умолчанию состояние этих разрядов равно «010».

Максимальная величина порогового напряжения для вывода RESET VRST составляет 0.6VCC. Типовое значение пороговой величины напряже ния питания VPOT составляет 1.4 В.

Микроконтроллеры AT90S/LS233 и AT90S/LS4433 предоставляют наи большие возможности по определению события, в результате которого произошел сброс устройства. Kак и в других моделях, для этого использу ется регистр состояния микроконтроллера MCUSR, расположенный по адресу $34 ($54). Содержимое этого регистра показано на Рис. 4.15.

— 162 — 4. Устройство управления Шина данных Схема PORF VCC POR BORF Регистр EXTRF MCUSR WDRF Схема BODEN BOR BODLEVEL 100...500 к Внутренний ————— Схема S Q сброс RESET сброса Сброс счетчика Сторожевой таймер R CKSEL[2:0] Встроенный Счетчик RC–генератор CK Рис. 4.14. Структурная схема подсистемы сброса микроконтроллеров AT90S/LS2333 и AT90S/LS Таблица 4.4. Определение задержки сброса tTOUT в моделях AT90S/LS и AT90S/LS tTOUT CKSEL[2:0] Применение VCC = 2.7 В VCC = 5.0 В Внешний тактовый сигнал, большое время 000 16 мс + 6 СK 4 мс + 6 СK нарастания напряжения питания 001 6 СK 6 СK Внешний тактовый сигнал, схема BOD включена 010 256 мс + 16K СK 64 мс + 16K СK Kварцевый резонатор Kварцевый резонатор, малое время 011 16 мс + 16K СK 4 мс + 16K СK нарастания напряжения питания 100 16K СK 16K СK Kварцевый резонатор, схема BOD включена 101 256 мс + 1K СK 64 мс + 1K СK Kерамический резонатор Kерамический резонатор, малое время 110 16 мс + 1K СK 4 мс + 1K СK нарастания напряжения питания 111 1K СK 1K СK Kерамический резонатор, схема BOD включена Примечание:

СK — 1 период тактового сигнала микроконтроллера.

Kак видно из рисунка, в этом регистре задействовано четыре разряда, состояние которых зависит от события, вызвавшего сброс устройства.

Описание этих разрядов приведено в Табл. 4.5.

— 163 — 4. Устройство управления 7 6 5 4 3 2 1 — — — — WDRF BORF EXTRF PORF Чтение(R)/Запись(W) R R R R R/W R/W R/W R/W Начальное значение 0 0 0 0 См. описание Рис. 4.15. Регистр MCUSR моделей AT90S/LS2333 и AT90S/LS Таблица 4.5. Описание регистра MCUSR моделей AT90S/LS2333 и AT90S/LS Разряд Название Описание 7…4 — Не используются, читаются как «0» Флаг сброса от сторожевого таймера. Устанавливается в «1», если источником сброса был сторожевой таймер.

3 WDRF Разряд сбрасывается в результате сброса МK по питанию или непосредственной записью в него лог. «0» Флаг сброса по снижении питания. Устанавливается в «1», если источником сброса была подсистема BOD.

2 BORF Разряд сбрасывается в результате сброса МK по питанию или непосредственной записью в него лог. «0» Флаг аппаратного сброса. Устанавливается в «1», если сброс произошел в результате подачи на вывод сброса напряжения 1 EXTRF НИЗKОГО уровня. Разряд сбрасывается в результате сброса МK по питанию или непосредственной записью в него лог. «0» Флаг сброса по включении питания. Устанавливается в «1» после 0 PORF подачи напряжения питания на микроконтроллер. Разряд сбрасывается только непосредственной записью в него лог. «0» AT90S/LS4434, AT90S/LS Структурная схема подсистемы сброса микроконтроллеров AT90S/LS4434 и AT90S/LS8535 приведена на Рис. 4.16.

Параметры схемы сброса в этих микроконтроллерах такие же, как в мо делях AT90S/LS2323 (см. выше). Причем это касается как управления тай мером задержки сброса, так и использования регистра состояния MCUSR.

AT90S4414, AT90S Структурная схема подсистемы сброса микроконтроллеров AT90S и AT90S8515 приведена на Рис. 4.17.

Управление таймером задержки сброса в этих микроконтроллерах та кое же, как в модели AT90S2313 (см. выше). Единственное отличие в под системах сброса — различные значения пороговых напряжений. В микро контроллерах AT90S4414 и AT90S8515 максимальная величина порогово го напряжения для вывода RESET VRST составляет 0.9VCC, а типовое зна чение пороговой величины напряжения питания VPOT составляет 1.2 В.

— 164 — 4. Устройство управления Схема сброса по POR VCC включении питания (POR) 100...500 к ————— RESET S Q Схема FSTRT сброса Сброс Внутренний — счетчика R Q сброс Встроенный Сторожевой RC–генератор таймер 14–разрядный счетчик MUX Q0 Q8 Q Рис. 4.16. Структурная схема подсистемы сброса микроконтроллеров AT90S/LS4434 и AT90S/LS Схема сброса по POR VCC включении питания (POR) 100...500 к ————— RESET S Q Схема FSTRT сброса Сброс Внутренний счетчика — R Q сброс Встроенный Сторожевой RC–генератор таймер 14–разрядный счетчик MUX Q0 Q8 Q Рис. 4.17. Структурная схема подсистемы сброса микроконтроллеров AT90S4414 и AT90S AT90С Структурная схема подсистемы сброса микроконтроллера AT90С приведена на Рис. 4.18.

В отличие от остальных моделей таймер задержки сброса микроконт роллера AT90C8534 работает от тактового генератора микроконтроллера.

Kроме того, этот микроконтроллер имеет всего один источник сброса, а — 165 — 4. Устройство управления ————— Схема RESET S Q сброса Сброс счетчика Внутренний 11–разрядный — CLOCK R Q сброс счетчик Рис. 4.18. Структурная схема подсистемы сброса микроконтроллера AT90C именно — аппаратный сброс. В связи с этим для реализации других собы тий сброса (сброс при подаче питания и при понижении напряжения пи тания) необходимо использовать внешние схемы, которые будут управ RESET лять состоянием вывода. Для реализации сброса при подаче на пряжения питания можно, в частности, использовать схему, показанную на Рис. 4.6. При этом вывод RESET должен удерживаться в активном со стоянии в течение 100 нс или больше после достижения напряжением пи тания минимального рабочего значения. Это же требование предъявляет ся и к внешней схеме BOD.

Kак и в случае микроконтроллера AT90S1200, в данной модели пользо вателю не предоставляется никакой возможности по управлению процес сом сброса. Длительность задержки сброса tTOUT фиксирована и равна периодам тактового генератора микроконтроллера. Максимальная величи на порогового напряжения для вывода RESET VRST составляет 0.6VCC.

4.5. Прерывания Прерывание прекращает нормальный ход программы для выполнения приоритетной задачи, определяемой внутренним или внешним событием микроконтроллера. При возникновении прерывания микроконтроллер со храняет в стеке содержимое счетчика команд PC и загружает в него адрес со ответствующего вектора прерывания. По этому адресу должна находиться команда относительного перехода к подпрограмме обработки прерывания.

Kроме того, последней командой подпрограммы обработки прерывания должна быть команда RETI, которая обеспечивает возврат в основную про грамму и восстановление предварительно сохраненного счетчика команд.

Поскольку источниками прерываний являются различные перифе рийные устройства микроконтроллеров, количество прерываний (2…16) зависит от конкретной модели.

— 166 — 4. Устройство управления 4.5.1. Таблица векторов прерываний Микроконтроллеры AVR семейства Classic имеют многоуровневую си стему приоритетных прерываний. Младшие адреса памяти программ на чиная с адреса $001 отведены под таблицу векторов прерывания. Kаждому прерыванию соответствует свой адрес в этой таблице, и именно этот адрес загружается в счетчик команд при возникновении прерывания. Положе ние вектора в таблице определяет также и приоритет соответствующего прерывания: чем меньше адрес, тем выше приоритет прерывания. Размер таблицы зависит от модели микроконтроллера и составляет от 2 (адреса $001, $002) до 16 (адреса $001…$010) векторов. Распределение таблицы векторов прерываний для всех микроконтроллеров семейства приведено в Табл. 4.6.

Таблица 4.6. Таблица векторов прерываний Источник Описание № Адр. № Адр. № Адр. № Адр. № Адр. № Адр. № Адр.

Внешнее INT0 1 $001 1 $001 1 $001 1 $001 1 $001 1 $001 1 $ прерывание Внешнее INT1 2 $002 2 $002 2 $002 2 $002 2 $ прерывание TIMER2 Совпадение 3 $ COMP таймера/счетчика Т Переполнение TIMER2 OVF 4 $ таймера/счетчика Т TIMER1 Захват 3 $003 3 $003 5 $005 3 $ CAPT таймера/счетчика Т TIMER1 Совпадение 4 $004 4 $ COMP таймера/счетчика Т TIMER1 Совпадение «А» 6 $006 4 $ COMPA таймера/счетчика Т TIMER1 Совпадение «В» 7 $007 5 $ COMPB таймера/счетчика Т TIMER1 Переполнение 5 $005 5 $005 8 $008 6 $006 3 $ OVF таймера/счетчика Т TIMER0 Переполнение 2 $002 6 $006 2 $002 6 $006 9 $009 7 $007 4 $ OVF таймера/счетчика Т Передача по SPI SPI, STC 7 $007 10 $00A 8 $ завершена — 167 — AT90S AT90S AT90S/LS AT90S/LS AT90S/LS AT90S/LS AT90S/LS AT90S/LS AT90S AT90S AT90C 4. Устройство управления Таблица 4.6 (окончание) Источник Описание № Адр. № Адр. № Адр. № Адр. № Адр. № Адр. № Адр.

UART, UART, прием 7 $007 8 $008 11 $00B 9 $ RX завершен UART, Регистр данных 8 $008 9 $009 12 $00C 10 $00A UDRE UART пуст UART, UART, передача 9 $009 10 $00A 13 $00D 11 $00B TX завершена Преобразование ADC 11 $00B 14 $00E 5 $ АЦП завершено EE_RDY EEPROM, готово 12 $00C 15 $00F 6 $ Аналоговый ANA_COMP 3 $003 10 $00A 13 $00D 16 $010 12 $00C компаратор Если в программе прерывания никогда не используются, то на месте таблицы векторов прерываний может быть размещена основная программа.

4.5.2. Обработка прерываний Для разрешения прерываний флаг I регистра SREG должен быть уста новлен в «1». А разрешение или запрещение (маскирование) отдельных прерываний производится установкой или сбросом соответствующих раз рядов регистров масок прерываний, рассматриваемых ниже.

Обработка прерываний осуществляется следующим образом:

• при выполнении условий, необходимых для генерации прерывания, со ответствующий этому прерыванию флаг устанавливается в «1», а флаг I аппаратно сбрасывается, запрещая тем самым обработку следующих прерываний. Однако в подпрограмме обработки прерывания этот флаг можно будет установить в «1» для разрешения вложенных прерываний;

• если прерывание разрешено (флаг разрешения прерывания установлен), в счетчик команд загружается адрес вектора соответствующего прерыва ния ($002…$010). При этом флаг прерывания аппаратно сбрасывается.

Ряд флагов прерываний может быть также сброшен записью лог. «1» в разряд регистра, соответствующий флагу. Если же прерывание запреще но (флаг разрешения прерывания сброшен), флаг прерывания остается в состоянии лог. «1» до разрешения прерывания (в этом случае он будет сброшен аппаратно), либо до программного сброса этого флага;

— 168 — AT90S AT90S AT90S/LS AT90S/LS AT90S/LS AT90S/LS AT90S/LS AT90S/LS AT90S AT90S AT90C 4. Устройство управления • выполняется подпрограмма обработки прерывания;

• выполняется команда возврата из прерывания RETI, при этом флаг I аппаратно устанавливается в «1», разрешая обработку последующих прерываний;

• центральный процессор автоматически восстанавливает содержимое счетчика команд. Затем основная программа продолжает свое вы полнение с того места, где она была прервана.

При вызове подпрограмм обработки прерываний содержимое регистра состояния SREG не сохраняется. Поэтому пользователь должен самосто ятельно запоминать содержимое этого регистра при входе в подпрограмму обработки прерывания (если это необходимо) и восстанавливать его зна чение перед вызовом команды RETI.

Следует помнить, что для прерываний, вызванных статическими собы тиями (например, для прерывания, генерируемого при равенстве содержи мого счетного регистра и регистра сравнения таймера), флаг прерывания устанавливается только в момент возникновения события. Если флаг пре рывания сброшен, а условия генерации прерывания присутствуют, флаг будет установлен только в момент возникновения следующего события.

С другой стороны, для внешних прерываний, генерируемых по уровню, флаги не предусмотрены, поэтому информация об этих прерываниях будет храниться до тех пор, пока присутствует событие, вызывающее прерывание.

Микроконтроллеры AVR семейства Classic поддерживают очередь пре рываний. Она работает следующим образом: если условия генерации од ного или более прерываний возникают в то время, когда флаг общего раз решения прерываний сброшен (все прерывания запрещены), соответству ющие флаги устанавливаются в «1» и остаются в этом состоянии до уста новки флага общего разрешения прерываний. После разрешения преры ваний выполняется их обработка в соответствии с приоритетом.

Время отклика для любого прерывания составляет 4 машинных цикла.

Pages:     | 1 || 3 | 4 |



© 2011 www.dissers.ru - «Бесплатная электронная библиотека»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.