WWW.DISSERS.RU

БЕСПЛАТНАЯ ЭЛЕКТРОННАЯ БИБЛИОТЕКА

   Добро пожаловать!

Pages:     | 1 |   ...   | 3 | 4 || 6 |

«a ГЛАВА 1 ВВЕДЕНИЕ 1 a РАЗДЕЛ 1 ВВЕДЕНИЕ Уолт Кестер ПРОИСХОЖДЕНИЕ ФИЗИЧЕСКИХ СИГНАЛОВ И ЕДИНИЦЫ ИХ ИЗМЕРЕНИЯ В этой книге мы будем прежде всего иметь дело с обработкой физических ...»

-- [ Страница 5 ] --

DATA Internet Канал со скоростью получения 8 Mбит/с ROUTER Канал передачи/получения 640Kbps Один телефонный канал Рис. 9. Использование сложных методов обработки цифрового сигнала позволяет ADSL-модемам передавать поток данных с максимально возможной для медных проводников скоростью, полностью используя доступный частотный диапазон канала связи. Как уже отмечалось выше, канал телефонной сети имеет полосу частот 4 кГц, но полоса в 4 кГц предназначена только для аналоговой голосовой передачи. При использовании ADSL физическая связь между домом и местной коммутационной станцией (LEC) осуществляется по обычному медному проводу на несущей 1 МГц.

ADSL использует часть диапазона, не применяемого для голосовой связи. По существу, это позволяет разделить полосу 1 МГц на три информационных канала: один быстродействующий входящий канал, один дуплексный (upstream/downstream) канал со средней скоростью передачи, и один обычный голосовой канал. (Нисходящий (downstream) поток данных направлен от телефонной станции к клиенту, а исходящий (upstream) — от клиента к станции).

В дополнение к обеспечению высокой пропускной способности, ADSL сохраняет возможность использования жизненно важных при чрезвычайных ситуациях голосовых каналов. Наличие трех независимых каналов позволяет абонентам посылать электронную почту, загружать видеофайл и говорить по телефону в одно и то же время. С помощью такого телекоммуникационного оборудования можно организовать доступ к локальной корпоративной сети и одновременно проводить видеоконференцию с клиентом.

Фактически, ADSL обеспечивает достаточную пропускную способность для обработки четырех независимых каналов сжатого по стандарту MPEG видео без нарушений работы телефона.

Большинство Интернет-приложений требует разной пропускной способности по входящим и исходящим потокам. Другими словами, пользователи гораздо чаще принимают потоки информации, чем отправляют их. Это характерная особенность связи через Интернет, при которой читается больше электронной почты, чем посылается, загружается большее количество видеоинформации, чем создается. Исходящий поток данных пользователя, как правило, ограничивается посылкой команд или передачей маленьких файлов данных на сервер. Намного больший поток информации направлен от a серверов к пользователю. ADSL был разработан специально для использования этого различия в пропускной способности. Он обеспечивает скорость передачи данных от сети к абоненту более 8 Мбит/с (downstream) и до 640 Кбит/с при передаче данных от абонента к сети (upstream).

Для телефонных компаний развитие ADSL может стать средством снижения перегрузки сетей, вызванной стремительным развитием Интернета. Если телефонная компания надеется закрепиться на рынке Интернет-услуг, она не может довольствоваться оборудованием для коротких голосовых вызовов. Средний голосовой вызов длится приблизительно три минуты. Согласно проведенному в 1997 году исследованию Bellcore (научно-исследовательская лаборатория, финансируемая местными телефонными компаниями США, одна из пяти находящихся в подчинении Федеральной Комиссии по Коммуникациям), средний Интернет-запрос длится более 20 минут. Журнал Telephony уже в 1994 году констатировал, что почти 20 процентов всех онлайновых связей продолжаются больше часа. Компании, продающие услуги проводной связи, такие как Media One (северо-восток США), запрашивают стабильную цену для интернет пользователей. Такие "широкополосные" клиенты могут пользоваться всеми услугами Интернет 24 часа в сутки всего за $40 в месяц.

Использование других технологий передачи данных по телефонным сетям PSTN требует значительных материальных и временных затрат. Например, замена медной сети оптоволокном является весьма дорогостоящим решением. Промышленные экспертные группы считают, что стоимость создания волоконно-оптической сети обойдется каждому абоненту приблизительно в $1500. Замена существующих медных линий 560 миллионам абонентов во всем мире обойдется по самым скромным прогнозам в 750 миллиардов долларов.

ADSL-оборудование, напротив, очень просто в установке. Для организации ADSL-канала необходимы только два модема, по одному на каждый конец витой пары телефонной линии. Один модем располагается дома у абонента. Другой модем (обычно модемная стойка с сетевыми картами) расположен в центральном офисе местной телефонной компании. Упрощенная структура коммутаций показана на рис. 9.10.

На стороне клиента ADSL-модем может либо находиться внутри компьютера, либо соединяться с сервером локальной сети, а также с телефоном и/или факсом. Телефонная линия на медной витой паре связывается со специальным разделителем на центральной телефонной станции. На центральной станции, где расположены коммутаторы и модемные стойки, разделитель позволяет выделить из сигналов телефонной линии голосовые сигналы и сигналы данных. Голосовые вызовы направляются коммутаторами центральной станции по общей телефонной сети. Поток данных пересылается через переключатель Ethernet и маршрутизатор по быстрому каналу связи (например, Мбит/с OC-3) к Интернет-провайдеру.

Ключом к повышению скорости передачи данных по стандарту ADSL является использование усовершенствованной цифровой обработки сигналов. Применение удачных аналоговых решений и сложных алгоритмов цифровой сигнальной обработки позволило Analog Devices воплотить в жизнь первое поколение комплектов ИМС для модемов стандарта ADSL — AD20msp910 (см. рис. 9.11). Комплект AD20msp910 имеет три отличительные особенности, которые особенно важны при разработке модемов на их базе:

• Функционально наиболее законченное решение на рынке.

• Полная совместимость с промышленными стандартами ANSI, ETSI и ITU.

• Совместимость почти со всеми DLC-системами и изготовителями модемов.

a СТРУКТУРНАЯ СХЕМА МОДЕМА ADSL УПРАВЛЕНИЕ ПАМЯТЬ ОТ ХОСТ НАЧАЛЬНОЙ ПРОЦЕССОР ПРОЦЕССОРА ЗАГРУЗКИ ADSP - ПОСЛЕДОВАТЕЛЬНЫЕ RAM ДАННЫЕ ШИНА ДАННЫХ ШИНА АДРЕСА К К КОМПЬЮТЕРУ СПЛИТТЕРУ АЦП, ЦАП, И МНОГО ЦИФРОВОЙ АНАЛОГОВЫЙ ТОНАЛЬНЫЙ ИНТЕРФЕЙС ПЕРЕДАТЧИК ГЕНЕРАТОР ВВОД-ВЫВОД Рис. 9. Решение на базе AD20msp910 включает в себя как аппаратные средства, так и программное обеспечение. Оно интегрирует интерфейс DSP с host-процессором, драйвер линии, управляющее программное обеспечение и технологию DMT. Микросхемы других производителей реализуют функции только отдельных узлов модема. Использование комплекта AD20msp910, выпуск которого начат в 1997 году, ускоряет и упрощает развитие ADSL-модемов для высокоскоростного доступа в Интернет и мультимедиа услуг. Второе поколение комплектов AD20msp918, кроме того, включает в себя поддержку функциональных возможностей ATM, имеет повышенную производительность и обеспечивает передачу ADSL по ISDN-сетям для Европейского рынка. Оба комплекта ИМС полностью совместимы со всеми стандартами (ANSI T1. Issue 2, ETSI TR328, ITU G.dmt and ITU G.lite for splitterless) и при этом являются законченными изделиями, т.е. включают в себя микроконтроллеры и библиотеки функций.

Теперь на очереди стоит третье поколение комплектов ИМС Analog Devices для модемов ADSL — AD20msp930, — позволяющее изготовителям модемов снизить затраты времени и ресурсов на разработку. Для ускорения и упрощения процесса разработки Analog Devices поставляет всю необходимую информацию о сопряжении интегральной микросхемы с персональным компьютером, о схемотехнических решениях и типовых схемах включения. В результате изготовители модемов могут сосредоточить усилия на развитии многофункциональности своей продукции, дополняя стандартные возможности технологии ADSL-модемов.

ЦИФРОВЫЕ СОТОВЫЕ ТЕЛЕФОНЫ В начале 90-х годов группой GSM (Global System for Mobile Communications) был представлен в Европейских странах стандарт цифровой сотовой телефонии.

Необходимость перехода на цифровые стандарты, обусловленная перегруженностью аналоговых сотовых сетей, таких как AMPS (Advanced Mobile Phone Service), привела к тому, что другие страны, в том числе США, приняли различные цифровые стандарты.

a Ограничения, присущие аналоговым сотовым системам, хорошо известны. Примерами могут служить блокирование вызовов в часы-пик, неверные соединения и отбои при быстро следующих вызовах, недостаточная защищенность от прослушивания, ограниченная скорость передачи данных.

Базовая конфигурация сотовой системы показана на рис. 9.12. Область разбита на ячейки, каждая из которых имеет собственную базовую станцию и собственную группу выделенных частот. Благодаря небольшому радиусу каждой ячейки (примерно 16 км), могут использоваться приемники и передатчики низкой мощности.

РАСПРЕДЕЛЕНИЕ ЧАСТОТНЫХ ГРУПП СОТОВОЙ ТЕЛЕФОННОЙ СЕТИ ГРУППА ГРУППА ЧАСТОТ ЧАСТОТ B E ГРУППА ГРУППА ГРУППА ЧАСТОТ ЧАСТОТ ЧАСТОТ G C B ГРУППА ГРУППА ЧАСТОТ ЧАСТОТ A G ГРУППА ГРУППА ГРУППА ЧАСТОТ ЧАСТОТ ЧАСТОТ F D A ГРУППА ГРУППА ЧАСТОТ ЧАСТОТ E F ГРУППА ГРУППА ГРУППА ЧАСТОТ ЧАСТОТ ЧАСТОТ C B E ГРУППА ГРУППА ЧАСТОТ ЧАСТОТ G C Каждая "ячейка" покрывает участок радиусом 5-10 миль Каждая "ячейка" требует наличия собственной базовой станции для приема и ретрансляции Каждая "ячейка" должна работать со многими пользователями одновременно Пользователи могут быть переключены с одной "ячейки" на другую Рис. 9. Сотовая система позволяет повторно использовать частоты, выделенные для одних ячеек, для связи внутри других, достаточно удаленных ячеек без паразитной интерференции.

Базовые станции должны быть связаны воедино, а также с центральной управляющей сетью таким образом, чтобы вызов может быть переадресован другой ячейке, если уровень сигнала от мобильного объекта становится слишком низким для вызова текущей ячейки.

Частотный спектр, выделенный для аналоговой сотовой связи (AMPS), в Соединенных Штатах занимает две полосы: приблизительно от 825 до 850 МГц и от 870 до 895 МГц.

Обычная архитектура (и аналоговых, и цифровых систем) предусматривает поканальное разделение. Полный спектр разделен на большое количество относительно узких каналов, определяемых частотой несущей. Несущая частота модулируется голосовым сигналом с использованием аналоговых методов. Каждый дуплексный канал связи требует наличия двух частотных каналов с шириной диапазона приблизительно 30 кГц. Пользователю a назначаются обе частоты на время вызова. Прямой и обратный каналы разделены по времени, что позволяет эффективно разделять функции приема/передачи. Ширина диапазона для несущих "A" или "B", обслуживающих отдельный район составляет 12, MГц (416 каналов, каждый шириной 30 кГц). Поддерживается только один вызов в каждый момент времени по каждому каналу.

Организация многоканального доступа с временным разделением (TDMA) позволяет выделить полосу частот на основании информации о свободном в данный момент канале.

В Соединенных Штатах система TDMA выделяет полный канал 30 кГц для индивидуальной передачи только на короткий период времени. Схема мультиплексирования 3:1 позволяет в рамках той же полосы частот, что используется для аналоговой сотовой связи, разместить три канала связи с использованием технологии TDMA. Каждая передаваемая / принимаемая последовательность укладывается в короткие интервалы времени по 6,7 мс. TDMA-система основана на широком использовании DSP технологий для уменьшения битрейта голосовых данных и подготовки цифровых данных к передаче по аналоговым каналам связи. Используемый в системах TDMA подход также был выбран для GSM-систем и будет рассмотрен ниже более подробно.

Второй цифровой стандарт, используемый в Соединенных Штатах, называется множественным доступом с разделением кодов (CDMA). Эта техника использовалась в защищенных военных коммуникациях на протяжении долгого времени под названием расширенного спектра (spread spectrum). В ней передатчик передает частотно модулированную псевдослучайную последовательность в относительно широком частотном диапазоне. Приемник имеет доступ к той же самой случайной последовательности и может декодировать данные. В результате подключения дополнительных пользователей к системе уменьшается суммарное отношение сигнал шум для всех пользователей. При использовании этого стандарта превышение количества запросов над допустимым уровнем должно повысить число ошибочных битов у всех пользователей. Дальнейшее увеличение количества вызовов приводит к постепенному росту взаимного влияния каналов до тех пор, пока процесс в некоторой области не станет саморегулирующимся, т.е. качество голосовой связи станет настолько плохим, что пользователи будут вынуждены сократить время вызова или отказаться от дополнительных звонков. Никто никогда не блокируется в обычном смысле, как это происходит в FDMA или TDMA-системах, когда все каналы или временные интервалы перегружены.

В обеих цифровых системах — TDMA и CDMA — широко применяются алгоритмы цифровой обработки сигналов для сжатия и подготовки речевых сигналов к передаче. В приемнике методы ЦОС используются для демодуляции и декодирования сигналов речи.

В настоящее время в США используются и аналоговые и цифровые системы. Во многих случаях аналоговые и цифровые системы должны сосуществовать в пределах одной области и зоны обслуживания. Такой подход вызывает необходимость поддержания сотовой базовой станцией и аналоговых, и цифровых форматов, подразумевая широкое использование цифровых методов при построении базовых станций, что существенно упрощает оборудование.

Заключительная часть этой главы посвящена обработке речи и канальному кодированию, связанному со стандартом GSM. Эти приложения иллюстрируют фундаментальные принципы, которые применимы ко всем мобильным цифровым системам.

a СТАНДАРТЫ ЦИФРОВОЙ МОБИЛЬНОЙ РАДИОСВЯЗИ Многоканальный доступ с частотным разделением (FDMA) – пользователи системы получают отдельные участки спектра Многоканальный доступ с временным разделением (TDMA) – сигналы для различных пользователей передаются в разные моменты времени (емкость канала приблизительно в три раза выше, чем при FDMA) – стандарт GSM является примером TDMA Многоканальный доступ с кодовым разделением (CDMA) – основан на технологии распределенного спектра – увеличение числа пользователей приводит к незначительному увеличению числа ошибок за единицу времени В технологиях TDMA и CDMA широко используются цифровые сигнальные процессоры для кодирования речи и канальном кодировании при приеме и передаче Рис. 9. Система GSM На рис. 9.14 приведена упрощенная блок-схема цифровой сотовой телефонной системы GSM. Голосовой кодер/декодер и дискретная передаточная функция будут описаны более подробно. Передающая и приемная части системы включают в себя цифровой модем, подобный описанным выше. Отличия только в том, что схожие функции, например, эквализация, сверточное кодирование, Viterbi-декодирование, модуляция и демодуляция, реализуются в цифровой форме.

Стандарт кодирования голоса был впервые использован в цифровой передающей системе T-Carrier. В этой системе речь подвергается 8-разрядному логарифмическому кодированию с частотой выборки 8 kSPS. 8-разрядное логарифмическое кодирование и декодирование эквивалентны линейному кодированию и декодированию с 13-разрядным разрешением. Результирующий битрейт равен 104 Кбайт/с. Используемые в большинстве телефонов 16-разрядные сигма-дельта АЦП обеспечивают эффективный битрейт Кбайт/с. Речевой кодер, входящий в состав GSM-систем, сжимает сигнал речи до битрейта 13 Кбайт/с, а на приемной стороне декодер восстанавливает исходный сигнал. Речевой кодер основан на усовершенствованном алгоритме линейного прогнозирующего кодирования (LPC). LPC-алгоритм использует модель человеческого голосового тракта, которая представляет гортань в виде ряда концентрических полостей-цилиндров различного диаметра и с различной резонансной частотой. Эта модель может быть математически представлена в виде систем уравнений, описывающих свойства каждой полости-цилиндра.

a СТРУКТУРНАЯ СХЕМА СОТОВОГО ТЕЛЕФОНА СТАНДАРТА GSM СИГНАЛ ДЕТЕКТОР "ГОЛОС ЕСТЬ" ГОЛОСА МИКРОФОН КОДИРОВАНИЕ ДОБАВЛЕНИЕ БИТ ПРЕОБРА УПРАВЛЕНИЕ ДЛИТЕЛЬНОЕ АЦП С ЛИНЕЙНЫМ ДЛЯ КОРРЕКЦИИ И ЗОВАНИЕ ВКЛЮЧЕНИЕМ ПРЕДСКАЗАНИЕ ПРЕДСКАЗАНИЕМ ВОССТАНОВЛЕНИЯ ЧАСТОТЫ ПЕРЕДАЧИ РЕЧЕВОЙ КОДЕР 128Kbits/s 13Kbits/s УСИЛИТЕЛЬ УСРЕДНЕНИЕ ДЛЯ ГЕНЕРАЦИИ ВЧ "КОМФОРТНОГО" ШУМА ФУНКЦИИ ПЕРЕДАЧИ ОТОБРАЖЕНИЕ ГЕНЕРАТОР ТЕЛЕФОННЫХ DTMF НОМЕРОВ ГЕНЕРАЦИЯ "КОМФОРТНОГО" ВЧ ФУНКЦИИ ПРИЕМА ШУМА ВХОД 128Kbits/s 13Kbits/s РЕЧЕВОЙ ДЕКОДЕР СИНТЕЗ УПРАВЛЕНИЕ ВОССТАНОВЛЕНИЕ И ПРЕОБРА ДЛИТЕЛЬНОЕ DAC КОРОТКИХ ВКЛЮЧЕНИЕМ УДАЛЕНИЕ ЗОВАНИЕ ПРЕДСКАЗАНИЕ СИГНАЛОВ КОРРЕКТИРУЮЩИХ БИТ ПРИЕМА ЧАСТОТЫ Рис. 9. Сигнал возбуждения пропускают через полости-цилиндры, генерируя выходной сигнал. В человеческом организме сигнал возбуждения генерируется с помощью воздушных колебаний голосовых связок или сокращений голосового тракта. В цифровой системе сигнал возбуждения представляет собой ряд импульсов, моделирующих колебания связок, и шум, моделирующий сокращения. Этот сигнал поступает на решетчатый цифровой фильтр. Каждый коэффициент фильтра отображает размер цилиндра.

LPC-система характеризуется числом цилиндров, которые использованы в модели. В системе GSM используются восемь цилиндров и, соответственно, должны генерироваться восемь моделирующих коэффициентов.

Использовавшиеся ранее LPC-системы обеспечивали качество, достаточное лишь для того, чтобы разобрать кодируемую речь без распознавания голоса говорящего. Качество зачастую было слишком низким. В LPC-системе стандарта GSM используются два усовершенствованных метода, которые улучшают качество кодируемой речи. Это методы регулярного импульсного возбуждения (RPE) и долговременного предсказания (LTP). Их применение позволяет получить результирующее качество кодируемой речи, почти эквивалентное результатам логарифмической импульсно-кодовой модуляции (сжатая ИКМ, как в системе T-Carrier).

На вход речевого кодера поступает серия 16-разрядных отсчетов голосовых данных в виде равномерной ИКМ с тактовой частотой 8 кГц. Речевой кодер оперирует с блоками по мс (160 отсчетов) и трансформирует их в 76 коэффициентов (в сумме 260 бит), за счет чего битрейт уменьшается до 13 Кбайт/с.

Режим прерывистой передачи (DTX) позволяет отключать передачу во время пауз между словами. Такой подход позволяет уменьшить мощность, потребляемую передатчиком, и увеличить полную емкость GSM-системы.

Низкая потребляемая мощность продлевает жизнь батарей в телефоне и является важной особенностью для переносных портативных телефонов. Она способствует увеличению максимально возможного количества вызовов за счет снижения межканальной a интерференции, позволяя более эффективно использовать выделенный частотный спектр.

В обычном разговоре каждый абонент говорит менее 40% времени, и приблизительные оценки показали, что использование DTX может удвоить максимальное количество вызовов системы мобильной связи.

В передатчике размещается голосовой датчик (VAD). Его задача состоит в выделении речи из шумового фона и в игнорировании шума без речи. Входным массивом для голосового датчика является набор параметров, вычисленных речевым кодером. VAD использует эту информацию для принятия решения: содержит или не содержит речь каждый блок по 20 мс, поступающий на кодер.

Генератор "комфортного" шума (CNI) встраивается в приемник. "Комфортный" шум вырабатывается во время строба паузы, когда алгоритм DTX выключает передатчик;

этот шум подобен по амплитуде и спектру фоновому шуму в передатчике. Цель генерации CNI состоит в подавлении неприятного эффекта переключения между речью на фоне шума и тишиной. Если сигнал принимается без системы CNI, то слышно быстрое чередование речи на фоне интенсивного шума (например, автомобиля) и тишины. Влияние подобного эффекта значительно уменьшает разборчивость речи.

Когда задействован шумовой генератор DTX, каждый передаваемый голосовой пакет перед отключением передатчика сопровождается блоком данных, описывающих параметры шумового фона (SID). Этот блок данных служит маркером окончания передачи речи для приемной стороны. Он содержит характерные параметры фонового шума в передатчике, например, информацию о спектре, полученную с помощью линейного прогнозирующего кодирования.

Блок данных SID используется генератором "комфортного" шума приемника для синтеза цифрового фильтра, который, при возбуждении его псевдослучайным шумом, генерирует отклик, подобный фоновому шуму в передатчике. Этот "комфортный" шум вставляется в паузы между получаемыми голосовыми пакетами. Параметры шума обновляются через равные промежутки времени с помощью передаваемых во время речевых пауз SID пакетов.

Для обнаружения и коррекции ошибок в приемнике, процессор добавляет в поток данных служебные биты, за счет чего выходной битрейт кодера увеличивается до 22,8 Кбит/с.

Биты в пределах одного блока равномерно перемешиваются со служебными битами псевдослучайным образом, повышая тем самым помехоустойчивость системы.

ТЕЛЕФОНЫ СТАНДАРТА GSM, ИСПОЛЬЗУЮЩИЕ ПРОЦЕССОР ОБРАБОТКИ SOFTFONE™ И КОМПЛЕКТ МИКРОСХЕМ РАДИОКАНАЛА OTHELLO™ Компания Analog Devices недавно анонсировала два новых комплекта микросхем, которые имеются в большинстве телефонов стандарта GSM. Комплект SoftFone ™ выполняет функции предварительной цифровой обработки, в то время как набор микросхем радиоканала Othello ™ оперирует с радиочастотными сигналами.

Первоначально под GSM были выделены частотные диапазоны от 890 МГц до 915 МГц для мобильных передатчиков и от 935 МГц до 960 МГц для мобильных приемников.

Другие частотные диапазоны были выделены для расширения емкости GSM систем за счет диапазона цифровой коммуникационной службы (DCS) от 1710 МГц до 1785 МГц и от 1805 МГц до 1880 МГц. Все страны, использующие стандарт GSM, применяют одну из этих двух пар частот. В Соединенных Штатах эти диапазоны были выделены FCC. В a середине 90-х годов в Соединенных Штатах под GSM был выделен еще один пакет частот: от 1850 МГц до 1910 МГц и от 1930 МГц до 1990 МГц.

Благодаря распределению частот в GSM-системах других стран (за пределами США), большинство телефонов GSM должно поддерживать обработку обоих частотных диапазонов: и GSM, и DCS. Комплекты SoftFone и Othello включают в себя все главные функции, необходимые для реализации двух- или трехдиапазонных сотовых телефонов GSM. Комплект ИМС AD20msp430 SoftFone ™ интегрирует всю низкочастотную часть GSM-телефона. Этот комплект низкочастотной обработки использует комбинацию спецификаций GSM-систем и усовершенствованной технологии аналоговой и цифровой обработки сигналов, что устанавливает новый стандарт качества GSM/GPRS-терминалов.

Архитектура SoftFone полностью основана на использовании быстродействующей оперативной памяти. Программное обеспечение загружается из FLASH-памяти и из ОЗУ на кристалле и направляется на выполнение. Такое решение способствует оперативному развитию системы, поскольку не требует замены жесткой логики. Кроме того, программное обеспечение телефона легко обновляется, что позволяет расширять его функциональные возможности. При использовании в комбинации с комплектом "Othello" от Analog Devices схема полнофункционального многодиапазонного телефона содержит менее 200 компонентов. Она умещается на односторонней PCB-плате площадью 20 см2 и имеет общую материалоемкость на 20-30 % ниже, чем предыдущие разработки.

Упрощенная блок-схема телефона показана на рис. 9.15.

Микросхема AD20msp430 выполняет функции двух микросхем: AD6522 – процессора предварительной обработки на базе DSP и AD6521 – голосового кодека. Применение модуля AD20msp430 вместе с микросхемой радиоканала "Othello" позволяет существенно сократить число компонентов и материалоемкость (BOM) телефонов и терминалов данных стандарта GSM. Программное обеспечение и аппаратные средства AD20msp уже достаточно давно успешно интегрируются в телефоны GSM.

СОТОВЫЙ ТЕЛЕФОН GSM/DCS НА ЧИПСЕТАХ OTHELLOTM И SOFTPHONETM 900MHz/ 1.8GHz AD20msp430 SOFTPHONETM OTHELLOTM AD AD6522 AD ТРАКТ ПРЯМОГО АЦП, ЦАП DSP ADSP -218x ПРЕОБРА- PA ПАМЯТЬ DSP ЗОВАНИЯ BASEBAND I/Q DMA I/O ADC, DAC AD MНОГО 1 Mbit ARM7® ГОЛОСОВОЙ УПРАВЛЕНИЕ ПОЛОСНЫЙ SRAM КОНТРОЛЛЕР КОДЕК ПИТАНИЕМ СИНТЕЗАТОР ADP33xx DISPLAY SIM KEYPAD ADP34xx УПРАВЛЕНИЕ ПИТАНИЕМ SPEAKER MIC ЗАРЯД БАТАРЕИ Рис. 9. Это уже четвертое поколение комплектов стандарта GSM, разработанных Analog Devices, каждое из которых было по достоинству оценено многочисленными сетевыми операторами и разработчиками телефонов. Каждое новое поколение обладало новыми FLASH ПАМЯТЬ a функциональными возможностями, в то время как стоимость и энергопотребление комплектов неуклонно снижались. Новый комплект AD20msp430 имеет большое число дополнительных энергосберегающих функций, способствующих значительному снижению суммарной потребляемой мощности. Такое решение позволяет снизить ток потребления в режиме stand-by до 1 мА. Это дает возможность использовать телефон в таком режиме с одной зарядкой аккумуляторов более 1000 часов. В реализованной в AD20msp430 архитектуре SoftFone ™ все программное обеспечение находится в FLASH памяти или ОЗУ. Поскольку ПЗУ не используется, процесс обновления функций значительно сокращается во времени. Базовый двухдипазонный GSM-терминал, как правило, требует наличия только одного корпуса FLASH-памяти емкостью 8 Мб.

Комплект AD20msp430 включает в себя два процессора. Процессор цифровой сигнальной обработки выполнен на базе ядра ADSP-218X, использовавшегося в предыдущих поколениях GSM-комплектов и имеющего производительность 65 MIPS. Этот DSP выполняет функции речевого и канального кодирования, которые были рассмотрены выше. Кодек AD6521 содержит в себе все цепи аналоговой и смешанной обработки. Он содержит канал записи/чтения АЦП и ЦАП, высокоэффективный многоканальный речевой кодек и несколько дополнительных АЦП и ЦАП для систем АРУ (AGC), АПЧ (AFC) и управления мощностью передатчика. Микроконтроллер ARM7 стандарта TDMI имеет тактовую частоту 39 МГц. МК ARM7 отвечает за формирование пакетов протокола передачи данных и функции человеко-машинного интерфейса. Оба процессора успешно используются в области цифровых беспроводных приложений.

Комплект AD20msp430 полностью поддерживается набором средств разработки и программным обеспечением. Средства разработки позволяют легко сконфигурировать программы DSP и/или микроконтроллера ARM, что дает возможность производителям телефонов и терминалов стандарта GSM оптимизировать функциональные возможности и пользовательский интерфейс под конкретное оборудование. Программное обеспечение, разрабатываемое партнером Analog Devices — компанией TTPCом, — включает в себя библиотеки для обработки как данных, так и голоса, и постоянно обновляется, расширяя функциональные возможности. Система организации прямого доступа в память и контроллеров прерываний разработана с учетом возможности легкой модернизации при переходе к последующим поколениям сигнальных процессоров и микроконтроллеров.

Интерфейс дисплея может оснащаться как параллельным, так и последовательным интерфейсом. Время разработки системы на базе AD20msp430 можно значительно сократить с помощью отладчика, входящего в комплект поставки. Наиболее критичные сигналы могут быть разбиты с помощью управляющего программного обеспечения [2].

Это позволяет проводить отладку системы на заключительном этапе ее создания. Кроме того, архитектура включает в себя высокоскоростное регистрирующее устройство и функции отслеживания адреса в DSP, а также однопроводную трассировку/отладку в ARM-контроллере.

Компания Analog Devices недавно анонсировала новый комплект микросхем радиоканала прямого преобразования Othello™ для мобильных приложений. Благодаря отсутствию каскадов промежуточной частоты (IF), этот комплект интегральных микросхем позволяет производителям мобильной электроники снизить размеры и стоимость модулей радиоканала и повысить гибкость за счет мультистандартности и многорежимности.

Комплект микросхем радиоканала состоит из двух интегральных схем: трансивера прямого преобразования AD6523 и многодиапазонного синтезатора частот AD6524.

AD6523 реализует все основные функции приемника прямого преобразования и прямого VCO-передатчика, называемого Virtual-IF-передатчиком. Микросхема также содержит блок генерации с внутренним осциллятором и полнофункциональным внутрикристальным регулятором, который подает питание на все активные цепи a радиоканала. AD6524 представляет собой N-fractional синтезатор с чрезвычайно малым временем переключения, необходимым для передачи данных с помощью сотовых телефонов, в частности — для высокоскоростной коммутации данных (HSCSD) и службы передачи радиопакетов (GPRS).

Современные цифровые сотовые телефоны имеют, по крайней мере, один каскад преобразования частоты в сигнальной цепи. Это преобразование частоты позволяет перевести принимаемый сигнал из выделенного стандартного радиочастотного диапазона (скажем, 900 МГц) на более низкую промежуточную частоту (IF), где селектор канала выполняется на базе узкополосного полосового фильтра выбора канала (как правило, на поверхностно-акустических волнах (SAW) или керамике). Далее отфильтрованный сигнал подвергается дальнейшему преобразованию либо во вторую промежуточную частоту, либо сразу детектируется, затем оцифровывается и демодулируется в цифровом сигнальном процессоре. На рис. 9.16 показано сравнение этой супергетеродинной архитектурой с супергомодинной ™ архитектурой приемника Othello.

Идея использования непосредственного преобразования частоты в приемниках достаточно долго пользовалась вниманием разработчиков радиочастотных трактов.

Причина очевидна: каскады преобразования увеличивают стоимость, размеры и вес пользовательского оборудования. Каждый каскад требует наличия локального генератора (часто включающего частотный синтезатор для точной настройки на заданную частоту), смесителя, фильтра и, возможно, усилителя. Учитывая все это, привлекательность приемников прямого преобразования не удивляет. Отсутствие промежуточных каскадов позволяет сократить стоимость, габариты и вес приемника.

АРХИТЕКТУРА ПРЯМОГО ПРЕОБРАЗОВАНИЯ ПОЗВОЛЯЕТ УМЕНЬШИТЬ ЧИСЛО КОМПОНЕНТОВ В ПРИЕМНИКЕ GSM I ПФ ПФ 900 ADC MHz LNA IF КЕРАМИЧ. КЕРАМИЧ. sin SW ПФ ФАПЧ ГУН DCS ПАВ 1. ПФ ПФ cos GHz КЕРАМИЧ. LNA КЕРАМИЧ.

Q СУПЕРГЕТЕРОДИН ADC ГУН ФАПЧ ПРЯМОЕ ПРЕОБРАЗОВАНИЕ (СУПЕРМОНОДИН) I ADC GSM ПФ sin MHz LNA ПАВ ФАПЧ SW ГУН DCS cos 1. ПФ GHz Q ПАВ LNA ADC Рис. 9. Комплект микросхем Othello™ также позволяет дополнительно сократить число внешних компонентов за счет интеграции внешнего интерфейса GSM с малошумящим усилителем (LNA). Такое решение дает возможность обойтись без радиочастотного фильтра зеркальной частоты ("зеркального" фильтра), который необходим для подавления a паразитной зеркальной частоты или продуктов интерференции сигналов смесителя и малошумящего усилителя. Этот каскад обычно выполняется на ключевом транзисторе с цепью смещения и соответствующей обвязкой, что в сумме выражается приблизительно в 12 компонентах. Включение LNA в интерфейсный блок сокращает количество внешних компонентов в среднем приблизительно на 15-17 единиц в зависимости от степени соответствия описанному фильтру.

Функциональная блок-схема архитектуры двухдиапазонного GSM-модуля радиоканала Othello™ показана на рис. 9.17. Приемная часть расположена в верхней части рисунка. От антенного разъема принимаемый сигнал поступает на переключатель режима «прием/передача» и направляется, в зависимости от диапазона, на один из двух фильтров:

925-960 МГц для GSM-диапазона или 1805-1880 МГц для DCS-диапазона. Сигнал проходит через полосовой радиочастотный фильтр (так называемый roofing-фильтр) который служит для выделения необходимой полосы частот и подавления составляющих других частот (включая частоты в диапазоне передачи), чтобы предотвратить перегрузку активных компонентов в приемной части. После roofing-фильтра расположен малошумящий усилитель (LNA). Это первый усилительный элемент в системе, позволяющий значительно сократить вклад всех последующих каскадов в уровень суммарного шума системы. После малошумящего усилителя смеситель с прямым преобразованием частоты переводит полезный сигнал с радиочастоты непосредственно на основную частоту с помощью умножения радиосигнала на выходной сигнал локального генератора такой же частоты.

ДВУХПОЛОСНЫЙ ПРИЕМОПЕРЕДАТЧИК ПРЯМОГО ПРЕОБРАЗОВАНГИЯ SUPERHOMODYNE™ НА ЧИПСЕТЕ AD6523/AD AD VGA ПФ I ПФ LNA (ПАВ) АЦП GSM/ SW DCS VGA ПФ Q (ПАВ) ПФ АЦП ГУН LO ПЕРЕКЛ.

ГЕНЕРАТОР ПРИЕМ/ ФАПЧ ПЕРЕДАЧА AD6524 DIV N I ЦАП PHASE ГУН DIV M DETECT PA Q ЦАП Рис. 9. Выходной сигнал смесительного каскада затем направляется через квадратурный модулятор (каналы I и Q) на усилительный каскад основной частоты с переменным коэффициентом усиления. Регулируемый усилитель также обеспечивает некоторую фильтрацию смежных каналов и подавление паразитных частот. Этим блокируются сигналы других GSM-каналов, разнесенных на некоторое расстояние от принимаемого a канала, как правило, 3 и более мегагерц. Фильтр усилителя основной частоты ослабляет эти сигналы до уровня, гарантирующего отсутствие перегрузки АЦП приемника. После усилительного каскада принимаемый сигнал оцифровывается в приемном АЦП.

Передающая часть, показанная в нижней части рисунка, начинается с мультиплексированных входных/выходных каналов I и Q. Поскольку система GSM является дуплексной с разделением по времени, передатчик и приемник никогда не работают одновременно. За счет этого, комплект Othello™ позволяет сэкономить четыре вывода на корпусе ИМС приемопередатчика. С квадратурного модулятора сигналы поступают через мультиплексированные каналы I/Q на передатчик. Затем сигналы подвергаются модуляции с промежуточной частотой более 100 МГц.

Выходной сигнал модулятора далее поступает на фазочастотный детектор (PFD), где он сравнивается с опорной частотой генератора, управляемого внешним синтезатором.

Сигнал с PFD с частотой более 100 МГц проходит через фильтр с достаточно широкой полосой пропускания (1 МГц). Выходной сигнал фильтра направляется на управляющий вход генератора, управляемого напряжением (VCO), с частотными диапазонами, перекрывающими полосы передачи стандартов GSM и DCS.

Далее сигнал с ГУН распределяется на два блока. Основной — на усилитель мощности передатчика (PA), который повышает относительный уровень передаваемого сигнала от + 3 дБм до + 35 дБм, после чего сигнал направляется на коммутатор приема/передачи и НЧ фильтр (подавляющий гармоники усилителя мощности). Усилители мощности имеют две полосы частот с простым переключением по напряжению с помощью сигналов КМОП уровня. Выходной сигнал ГУН также поступает на смеситель цепи обратной связи через ответвитель, который может быть выполнен как в виде печатной платы, построенной на базе дискретных катушек и конденсаторов, так и в виде монолитного (обычно) керамического устройства связи. Смеситель обратной связи переносит передаваемый сигнал снова на промежуточную частоту и использует этот сигнал в качестве сигнала локального генератора для модулятора передатчика.

Этот тип модулятора имеет несколько названий, но вероятно наиболее наглядное из них "транслирующая петля". Транслирующая петля модулятора использует преимущества одного ключевого аспекта стандарта GSM: схема модуляции выполняется с использованием гауссовой частотной модуляции с минимальным частотным сдвигом (GMSK). Этот тип модуляции не затрагивает амплитуду сигнала, что означает, что усилитель мощности может входить в режим насыщения без искажения GMSK-сигнала.

Модуляция GMSK может быть выполнена несколькими различными способами. В других европейских стандартах (для беспроводных телефонов) модуляция GMSK может производиться посредством непосредственной модуляции потока данных управляемым ГУН с гауссовой фильтрацией. В стандарте GSM был выбран метод квадратурной модуляции. Квадратурная модуляция позволяет получить точную фазовую GMSK. Но недостатки в схеме модулятора (или каскада преобразования с повышением частоты) могут привести к флуктуациям огибающей, которые могут, в свою очередь, привести к фазовым искажениям при перегрузке выходного усилителя мощности. Чтобы избежать подобных искажений, производители телефонов стандарта GSM были вынуждены использовать усилители с более высокой линейностью за счет уменьшения эффективности и сокращения времени разговора за один цикл зарядки аккумуляторов.

Модулятор с транслирующей петлей объединяет преимущества модуляции непосредственно с помощью ГУН и более точной квадратурной модуляции. В результате в схеме создана петля фазовой автоподстройки частоты (PLL), в которую включены сигнал модулятора, сигнал генератора и выходной сигнал ГУН, а также сигнал смесителя цепи обратной связи. В конечном итоге получается непосредственно модулированный a сигнал на выходе ГУН с абсолютно постоянной огибающей и прекрасными фазовыми характеристиками. Неравномерность фазовой характеристики не превышает 1,5 градуса при нестационарности микросхемы приемопередатчика AD6523, использующей сигнал генератора в качестве локального осциллятора для обеспечения стабильности петли ОС.

Компактность комплекта Othello ™ позволяет использовать GSM-технологии для создания многих изделий, в которых ранее это было невозможно, например, в очень компактных телефонах или PCMCIA картах. Однако основные преимущества прямого преобразования станут очевидными при разработке универсальных мультистандартных телефонов третьего поколения. С использованием прямого преобразования отпадает необходимость в аппаратном фильтре выбора канала, поскольку эта операция выполняется в блоке цифровой сигнальной обработки, который может быть перепрограммирован для работы с множеством стандартов. Сравните этот подход с супергетеродинной архитектурой, где требуется несколько цепей радиоканала для работы с различными стандартами (поскольку каждый из них требует различные фильтры выбора канала) и все схемы должны иметь минимальные размеры. При использовании прямого преобразования один и тот же радиоканал может использоваться в принципе для нескольких различных стандартов, частотных полос и типов модуляции. Таким образом, Интернет-навигация и голосовая связь могут быть в принципе реализованы на базе одного и того же телефона стандарта GSM.

АНАЛОГОВЫЕ БАЗОВЫЕ СТАНЦИИ СОТОВОЙ ТЕЛЕФОНИИ Рассмотрим аналоговый супергетеродинный приемник, изобретенный в 1917 году Эдвином Армстронгом (см. рис. 9.18). Эта архитектура представляла собой существенный шаг вперед по сравнению с однокаскадными аналоговыми приемниками прямого преобразования (гомодинными), которые строились с использованием перестраиваемых усилителей промежуточной частоты, одного детектора и каскада усиления сигнала звуковой частоты. (Необходимо обратить внимание, что гомодинная техника теперь получила широкое распространение в приемниках с цифровой обработкой, как показано выше). Основное преимущество супергетеродинного аналогового приемника состоит в том, что он имеет существенно меньшие массогабариты и более экономичен при обеспечении заданного усиления и селективности приемника на фиксированных промежуточных частотах (IF) по сравнению с усилением и частотной избирательностью схем с перестройкой по частотному диапазону.

a СУПЕРГЕТЕРОДИННЫЙ АНАЛОГОВЫЙ ПРИЕМНИК БАЗОВОЙ СТАНЦИИ СИСТЕМЫ AMPS (U.S. ADVANCED MOBILE PHONE SERVICE) R F AMPS: 416 КАНАЛОВ (НЕСУЩАЯ "A" ИЛИ "B") 30 кГц ПОЛОСА КАНАЛА, ЧМ ПФ 12.5 МГц ОБЩАЯ ПОЛОСА 1 ЗВОНОК ЧЕРЕЗ 1 КАНАЛ ГЕТЕРОДИН 1 ГЕТЕРОДИН 2 ГЕТЕРОДИН НАСТРАИВА- ФИКС. ФИКС.

L N A AНАЛОГОВЫЕ ЕМЫЙ ЧАСТОТА ЧАСТОТА 70 МГц 10.7 МГц 455 кГц СХЕМЫ ДЕМОДУ- КАНАЛ ЛЯТОР, ФИЛЬТР 30 кГц 1-я ПЧ 2-я ПЧ 3-я ПЧ КАНАЛ n АНАЛОГИЧНОЕ УСТРОЙСТВО 30 кГц Рис. 9. Частоты, показанные на рис. 9.18, выделены для AMPS (Служба усовершенствованной мобильной телефонии) — аналоговой системы сотовой телефонии, используемой в настоящее время в США. Приемник предназначен для приема AMPS-радиосигналов частотой 900 МГц. Полоса частот для несущих "A" или "B", обслуживающих локальную географическую область, составляет– 12,5 МГц (416 каналов, каждый шириной 30 кГц). В приемнике, как показано на рисунке, используется трехкратное преобразование частоты, с первой промежуточной частотой 70 МГц, второй частотой 10,7 МГц и третьей частотой 455 кГц. Зеркальная частота на входе приемника отделяется от несущей подстройкой первой промежуточной частоты (при использовании относительно высокой первой промежуточной частоты разработка зеркального фильтра упрощается).

Выходной сигнал третьего каскада промежуточной частоты демодулируется с использованием аналоговых методов (дискриминаторов, детекторов огибающей, синхронных детекторов и т.д.) В случае AMPS используется частотная модуляция.

Важным свойством упомянутой схемы является то, что на каждый канал требуется один приемник, а антенна, каскад предварительной фильтрации и малошумящий усилитель могут быть общими.

Необходимо отметить, что для упрощения схемы на рисунке не показаны межкаскадные усилители. Они, однако, являются важной частью приемника и при дальнейшей разработке необходимо это учитывать.

Разработка аналогового приемника является сложным процессом, и имеется много дополнительных функциональных узлов, которые могут быть использованы на промежуточной частоте между первым и вторым или третьим преобразованием частоты:

фильтры, удорожающие и усложняющие каждый каскад приемника, схемы демодуляции и т.д. Имеется много превосходных рекомендаций по построению аналогового приемника, и цель этого обсуждения состоит лишь в том, чтобы сформировать систему отсчета для последующего обсуждения использования цифровых методов при разработке a усовершенствованных телекоммуникационных приемников и приемников базовых станций сотовой телефонии.

ЦИФРОВЫЕ СОТОВЫЕ БАЗОВЫЕ СТАНЦИИ Сотовые телефонные базовые станции формируют основу современной беспроводной сотовой инфраструктуры. Они должны обеспечивать получение многочисленных запросов, обработку запросов и их ретрансляцию. Соединение с базовой станцией в смежных ячейках должно выполняться без потери сигнала при движении абонента. Кроме того, базовые станции зачастую должны удовлетворять нескольким стандартам одновременно. В некоторых областях США в достаточно большом числе частотных полос используются различные технологии в пределах одной и той же географической области, например AMPS и CDMA.

Гибкость, высокая производительность и низкая стоимость канала являются основными требованиями к современным базовым станциям. Максимальное использование DSP в приемопередатчиках позволяет обрабатывать несколько стандартов без необходимости замены аппаратных средств. Это привело к широкому распространению программного обеспечения для обработки радиосигналов (software radios), которое доминирует в текущий момент на рынке базовых станций.

Как и в случае сотовых телефонов, техника прямого преобразования широко используется и в базовых станциях. Сигнал оцифровывается высокоэффективным широкополосным АЦП, после чего следует только один каскад переноса частоты. На рис. 9.19 показаны два основных подхода к построению цифрового приемника: узкополосный и широкополосный фильтры.

При узкополосном подходе подразумевается, что была выполнена достаточная предварительная фильтрация сигнала, в результате чего подавлены все паразитные сигналы и на входе АЦП присутствует только полезный сигнал. Широкополосный подход подразумевает наличие на входе АЦП множества каналов и дальнейшая фильтрация, настройка и обработка выполняется в цифровой форме. Обычно, широкополосный приемник предназначен для приема сплошной полосы сигналов, например для сотовой телефонии, или других систем беспроводной связи (PCS или CDMA). Фактически, один широкополосный цифровой приемник может использоваться для одновременного приема всех возможных каналов в пределах выделенного частотного диапазона, что позволяет использовать практически только аналоговые средства (включая АЦП) для выделения нужного канала.

a УЗКОПОЛОСНЫЙ И ШИРОКОПОЛОСНЫЙ ЦИФРОВЫЕ ПРИЕМНИКИ ДЛЯ СОТОВЫХ БАЗОВЫХ СТАНЦИЙ НАСТРАИВА ЕМЫЙ УЗКОПОЛОСНЫЙ ГЕТЕРОДИН ЦИФРОВОЙ КАНАЛ ФИЛЬТР AЦП ПФ ЦАП ДЕЦИМАТОР R F НАСТР. ГЕТ.

FRONT END ЦИФРОВОЙ I F ФИЛЬТР- ЦАП КАНАЛ AЦП ПФ ДЕЦИМАТОР n Ширина полосы: 30-200 кГц ШИРОКОПОЛОСНЫЙ ГЕТЕРОДИН С ФИКСИРО ЦИФРОВОЙ ВАННОЙ КАНАЛ ВЫДЕЛИТЕЛЬ ЧАСТОТОЙ ЦАП СИГНАЛА КАНАЛА I F R F ПФ FRONT AЦП END ЦИФРОВОЙ КАНАЛ ВЫДЕЛИТЕЛЬ ЦАП СИГНАЛА КАНАЛА Ширина полосы: 5-25 МГц n Рис. 9. Широкополосный подход накладывает серьезные ограничения на параметры используемого АЦП и требует широкого динамического диапазона (SFDR) и высокого отношения сигнал/шум (SNR), особенно в сотовых системах, где уровень сигналов соседних каналов может отличаться более чем на 100 дБ. Это требует применения АЦП с полосой пропускания более 100 МГц и частотой дискретизации более чем 50 МГц (например, для работы с мультинесущей с полосой частот 25 МГц). С другой стороны, узкополосный подход обеспечивает более тщательную обработку, поскольку каждый канал может быть оцифрован с более высокой частотой дискретизации, но этот подход также требует большего количества АЦП для обработки того же самого числа каналов.

Комплект ИМС от Analog Devices - SoftCell™ адресован в первую очередь операторам беспроводных систем связи, позволяя снизить стоимость обслуживания и размеры оборудования, повысить гибкость и качество обслуживания. Базовые станции, содержащие комплект ИМС SoftCell, легко позволяют производить модификацию:

организацию новых услуг, дополнительных каналов, и замену стандартов беспроводной передачи данных. В действительности, операторы будут иметь возможность использовать любой стандартный радиочастотный интерфейс (например, GSM, PHS, D-AMPS), увеличить число каналов, более эффективно использовать выделенные частотные полосы.

Новая архитектура также позволяет обойтись без избыточных радиоканалов и для передатчиков и для приемников.

Комплект SoftCell оптимизирован для четырех радиоканалов и может быть легко расширен. Это решение позволяет изготовителям оборудования использовать масштабируемую мультинесущую, многомодовые базовые станции на основе узлов традиционных многоканальных базовых станций, использующих аналоговые методы.

Блок-схема системы, использующей комплект SoftCell, показана на рис. 9.20.

a СТРУКТУРНАЯ СХЕМА БАЗОВОЙ СТАНЦИИ ДЛЯ РАБОТЫ СО МНОГИМИ НЕСУЩИМИ НА ЧИПСЕТЕ SoftCell™ Прием ЧАСТОТА ОТСЧЕТОВ fs = 65 MSPS ДИНАМ. ДИАПАЗОН SFDR = 100 дБ ШИРИНА ПОЛОСЫ BW = 200 МГц ОТН. СИГНАЛ/ШУМ SNR = 77 дБ КАНАЛЫ 4-КАНАЛЬНЫЙ RF ШИРОКОПОЛ.

ПРОЦ. DSP FRONT ПФ 14-бит АЦП ПРИЕМА END AD6644 AD ГЕТ.

Передача ПРОЦЕССОРЫ ЧАСТОТА ОТСЧЕТОВ fs = 65 MSPS TigerSHARC ДИНАМ. ДИАПАЗОН SFDR = 100 дБ 4-КАНАЛЬНЫЙ RF ШИРОКОПОЛ.

ПРОЦ. DSP ПФ ВЫХОД 14-бит ЦАП ПЕРЕДАЧИ AD9772 AD ГЕТ.

Рис. 9. Уменьшение размеров при сохранении стоимости за счет использования SoftCell позволяет разместить более плотно на ограниченной площади большее число базовых станций. В результате обеспечивается лучший охват, более высокое качество связи и меньшая вероятность отказов обслуживания пользователей. Мобильность и компактность систем на базе SoftCell делает их идеальным вариантом для организации офисных беспроводных систем связи. Кроме того, технология программного обеспечения радиоканала, реализованная в данном комплекте, позволяет использовать новые возможности, например смарт-антенны или фазированные антенные решетки, которые дают возможность более эффективно потреблять мощность передатчика без увеличения стоимости системы, а также организовать маленькие микросотовые установки для увеличения охвата внутриофисных беспроводных систем.

Комплект ИМС SoftCell состоит из 14-разрядного АЦП AD6644, четырехканального процессора обработки принимаемого сигнала (RSP) AD6624, 14-разрядного ЦАП AD и четырехканального процессора обработки передаваемого сигнала (TSP) AD6622.

Использование сигнальных процессоров позволяет улучшить разделение каналов, коррекцию АЧХ, коррекцию ошибок и повысить гибкость и эффективность декодирования. Этот новый комплект интегральных микросхем оптимизирован для работы с многопроцессорными системами на базе архитектуры TigerSharc™.

Цифровой сигнальный процессор с архитектурой TigerSHARC оптимизирован для телекоммуникационных приложений и способен выполнять 1 млрд. операций умножения с накоплением в секунду над 16-разрядными данными при тактовой частоте 150 МГц.

Еще одной уникальной особенностью архитектуры TigerSHARC является способность поддерживать 8 -, 16 -, и 32-разрядный формат данных на одном кристалле. Модуляция / демодуляция, канальное кодирование/декодирование и другие функции обработки радиоканала могут быть мультиплексированы, что позволяет поддерживать обработку нескольких несущих на одном процессоре.

В дополнение к комплекту SoftCell, ADI недавно представила универсальный приемный АЦП AD6600. AD6600 предназначен для узкополосных приложений, в которых a невозможно реализовать архитектуру с множеством несущих, но возможна организация непосредственной оцифровки сигналов промежуточной частоты до 250 МГц. В комбинации с соответствующим цифровым процессором обработки принимаемого сигнала, AD6600 может обрабатывать разнообразные стандартные беспроводные интерфейсные сигналы, включая GSM Macrocell.

Классическая архитектура базовой станции требует полноценного приемопередатчика для обработки каждой радиочастотной несущей (от 4 до 80 каналов для цифровых и аналоговых систем соответственно). Эти радиоканалы должны дублироваться с учетом свойств антенн. Отсюда очевидно, почему электроника базовых станций занимает так много места, потребляет огромную мощность и дорого стоит. Преимущества программной обработки мультинесущей проявляется в устранении избыточных радиоканалов в пользу единственного быстродействующего радиоканала, где каждая несущая обрабатывается в цифровой форме. Распространение такой программной обработки радиосигналов ограничивается свойствами аналого-цифровых преобразователей, которые должны оцифровывать огромный динамический диапазон, необходимый для обработки спектра нескольких несущих и подавления интерференции соседних каналов.

Передатчики с несколькими несущими имеют подобные требования к аппаратной части для организации новых беспроводных интерфейсов. Цифро-аналоговые преобразователи (ЦАП) и усилители мощности мультинесущих (MCPAS) должны передавать спектр нескольких генерированных в цифровой форме несущих без искажений или смешивания сигналов в смежных каналах. AD9772 представляет собой 14-разрядный интерполирующий ЦАП, оптимизированный для точного преобразования нескольких несущих в единственную промежуточную частоту. AD9772 является самым последним представителем семейства быстродействующих преобразователей TxDAC ® ADI.

Сердцем комплекта ИМС SoftCell является AD6644 — 14-разрядный АЦП с тактовой частотой 65 МГц, который обеспечивает динамический диапазон (SFDR) до 100 дБ и отношение сигнал/шум (SNR) 77 дБ. Такие параметры приемной части необходимы для оцифровки радиосигнала с несколькими несущими, используемыми во многих приложениях. При изменении настройки канала фильтрация и демодуляция в цифровой форме позволяют гибко поддерживать различные беспроводные стандарты, число каналов и частотных планов при наличии единственного модуля радиоканала.

Следующий после АЦП цифровой процессор обработки принимаемого сигнала (RSP) выполняет функции канальной настройки, фильтрации и прореживания, необходимые для выделения базовой частоты и обработки ее в цифровом сигнальном процессоре (DSP).

Функции DSP выполняет AD6624 — четырехканальный процессор с производительностью 65 MSPS, поддерживающий стандарты GSM, IS136 и другие узкополосные стандарты. AD6624 имеет четыре независимо программируемых канала, что позволяет легко изменять характеристики беспроводного интерфейса по мере необходимости. Такой подход также дает возможность параллельного включения AD6624S для увеличения количества каналов. AD6624 может быть также сконфигурирован для поддержки EDGE-расширений стандартов GSM и IS136.

Четырехканальный цифровой процессор обработки передаваемого сигнала AD обрабатывает сигнал основной частоты, поступающий с DSP. Он выполняет всю необходимую сигнальную обработку для вывода данных на ЦАП AD9772. Каждый канал может быть независимо запрограммирован таким образом, чтобы обеспечить необходимую фильтрацию канала для большинства беспроводных стандартных интерфейсов. AD6622 поддерживает IS95 и WCDMA стандарты и может быть a использован [3] для объединения произвольного числа каналов на одном 18-разрядном цифровом выходе.

УПРАВЛЕНИЕ ЭЛЕКТРОДВИГАТЕЛЯМИ Асинхронный двигатель известен достаточно давно, благодаря простоте конструкции, дешевизне, высокой эффективности и надежности, однако область его применения была ограничена из-за невозможности управления его динамическими характеристиками, например, скоростью вращения, вращающим моментом и реакцией на изменяющуюся нагрузку. Однако достижения в области цифровой обработки сигналов и технологии создания смешанных цифроаналоговых интегральных схем открывают новые горизонты в использовании асинхронных двигателей переменного тока. Изготовители, беспокоящиеся об эффективности использования электроэнергии и ее экономии, могут уменьшить затраты и время выхода на рынок широкого диапазона изделий — от индустриальных двигателей до электромоторов для электромобилей и локомотивов, — с помощью стандартной системы так называемого векторного управления, состоящей из комплекта интегральных микросхем и среды разработки.

Вряд ли Никола Тесла (1856-1943), изобретатель асинхронного двигателя, мог предвидеть, что эта «рабочая лошадка промышленности» получит второе рождение в виде двигателя нового класса, который окажется вполне конкурентоспособным в большинстве индустриальных приложений.

Перед обсуждением преимуществ векторного управления необходимо дать основные положения принципа функционирования различных типов электрических двигателей в обычном использовании.

До недавнего времени области применения электромоторов, связанные с сервоуправлением, например, — с переменной реакцией на динамические нагрузки, постоянством вращающего момента или регулированием частоты вращения в широком диапазоне — были исключительно прерогативой коллекторных двигателей постоянного тока и синхронных двигателей с постоянными магнитами. Основная причина такого предпочтения заключалась в наличии понятных и отработанных схем управления. В то же время, несмотря на легкость управления, коллекторные двигатели постоянного тока имеют несколько недостатков: их щетки изнашиваются и должны регулярно заменяться, коллекторы также изнашиваются и могут быть повреждены в случае неправильной установки щеток, механический контакт «щетки-коллектор» является источником загрязнений и искрения, что повышает риск пожара при наличии горючих материалов.

Появление мощных инверторов, способных управлять столь же мощными двигателями, привело к практическому использованию синхронных двигателей постоянного тока с постоянными магнитами (PMSM) в приложениях, требующих сервоуправления. Но, наряду с устранением многих проблем механического характера, присущих коллекторным двигателям постоянного тока, эти двигатели потребовали более сложных схем управления и выявили ряд собственных недостатков. Обладая высокой стоимостью, PMSM-двигатели в большинстве своем отличаются высоким моментом инерции ротора, что ограничивает их применение в приложениях, где требуется высокая скорость вращения, из-за механических ограничений конструкции ротора [4].

В 60-х годах развитие теории управления привело к созданию теории косвенного полеориентированного управления, ставшей основой динамического управления асинхронными двигателями переменного тока. Косвенное полеориентированное управление использует теорию эталонных фреймов, описывающую преобразование изменяющегося фазового положения обмоток электродвигателя из одного фрейма в другой эталонный фрейм. Продуманный выбор математической модели позволяет значительно уменьшить сложность математической модели механизма. Хотя эти методы a первоначально создавались для анализа и моделирования двигателей переменного тока, к настоящему времени они стали неотъемлемой частью инструментария цифрового управления такими механизмами. Более того, цифровые методы управления расширены до управления токами в обмотках и вращающим моментом электромеханизмов, что само по себе невозможно без компактных, корректных моделей электродвигателей.

Описываемая теория математических моделей равно применима и к синхронным машинам типа синхронных двигателей с постоянными магнитами (PMSM). Этот двигатель иногда называют синусоидальным вентильным двигателем, или вентильной машиной переменного тока, и он очень широко используется в высокоэффективном сервоприводе.

Вследствие интенсивных математических вычислений, необходимых для косвенного полеориентированного управления, теперь обычно называемого векторным управлением или теорией эталонных фреймов, практическое использование этой теории было невозможно на протяжении долгих лет. Доступные аппаратные вычислительные средства не могли осуществлять высокоскоростное позиционирование положения ротора и выполнять вычисления в режиме реального времени динамического потока векторов.

Доступность современных точных оптических кодеров, биполярных транзисторов с изолированным затвором (IGBT), высокоскоростных резольверов и быстродействующих цифровых сигнальных процессоров (DSP) выдвинула векторное управление на передний край работ по использованию преимуществ, свойственных асинхронному двигателю переменного тока.

Упрощенная блок-схема системы управления асинхронного двигателя переменного тока показана на рис. 9.21. Входными данными для контроллера являются токи обмоток двигателя (обычно трехфазные) и положение и скорость ротора. Датчики на основе эффекта Холла очень широко используются для контроля токов и с помощью пространственно-цифрового преобразователя (RDC) позволяют контролировать положение ротора в пространстве, а также его скорость. Цифровой сигнальный процессор используется для вычисления в режиме реального времени величин векторов, которые необходимы для генерации выходного сигнала управления инвертором преобразователя мощности. Преобразования, необходимые для преобразования эталонного фрейма и для векторного управления, также выполняются с помощью DSP.

a СТРУКТУРНАЯ СХЕМА СИСТЕМЫ УПРАВЛЕНИЯ ДВИГАТЕЛЕМ КОНТРОЛЛЕР МОЩНЫЙ ШИМ AC КАСКАД ADMC200/ DSP ДВИГАТЕЛЬ (ИНВЕРТОР) ADMC ПРОЦЕССОР ADSP -21xx АЦП СИГНАЛ ТОКА AD7861/ 2/3/4/ ПРЕОБРАЗО ДАТЧИК ВАТЕЛЬ В ПОВОРОТА ЦИФРОВОЙ ПОЛОЖЕНИЕ, СКОРОСТЬ (РЕСОЛЬВЕР) СИГНАЛ УПРАВЛЯ AD2S80A/82A/83/ ЮЩИЙ КОМПЬЮТЕР Рис. 9. Функции блока управления интегрированы в одном кристалле в контроллерах электродвигателей Analog Devices — ADMC300, ADMC331, ADMC401, и ADMC326 (на базе ПЗУ) и ADMC328 (на базе DSP). Эти устройства включают в себя периферию: АЦП, источники опорного напряжения, PWM-контроллеры, таймеры и т.д., необходимую для реализации всех функций, показанных на рис. 9.21.

Самые последние члены семейства контроллеров электродвигателей — ADMCF326 и ADMCF328, называемые DashDSP ™,— характеризуются наличием цифровой части, аналоговой части и FLASH-памяти (см. рис. 9.22). Использование FLASH-памяти позволяет перепрограммировать устройство, обеспечивая таким образом большую гибкость и сокращение времени новых разработок. Эти контроллеры включают 16 разрядное процессорное ядро с фиксированной точкой и производительностью 20 MIPS, основанное на архитектуре семейства ADSP-217X. Память состоит из 512x 24 бит ОЗУ памяти программ, 512x16 бит ОЗУ памяти данных, 4Кx24 бит ПЗУ памяти программ и 4К x 24 бит программируемой FLASH-памяти. Интегрированная посредством использования АЦП аналоговая подсистема позволяет полностью контролировать трехфазные токи в обмотках двигателя. 16-разрядный 3-фазный PWM генерирует управляющие сигналы для внешнего мощного инвертирующего каскада. Контроллеры выпускаются в 28-выводном SOIC или PDIP корпусе. Блок-схема контроллера ADMCF328 показана на рис. 9.23.

a ПОЛНОСТЬЮ ИНТЕГРИРОВАННАЯ СИСТЕМА УПРАВЛЕНИЯ ДВИГАТЕЛЕМ НА ПРОЦЕССОРЕ DashDSP™ DashDSP ™ ПРОЧАЯ ЯДРО DSP ПЕРИ- ШИМ СЕМЕЙСТВА МОЩНЫЙ ФЕРИЯ AC ADSP-217x КАСКАД ДВИГАТЕЛЬ (ИНВЕРТОР) ОПОРНОЕ POR НАПРЯ- ЖЕНИЕ FLASH ПЗУ ПОРТЫ СИГНАЛ ТОКА ВВОДА- АЦП ВЫВОДА ПРЕОБРАЗО ДАТЧИК ВАТЕЛЬ В ПОВОРОТА ЦИФРОВОЙ Положение, скорость (РЕСОЛЬВЕР) СИГНАЛ УПРАВЛЯ AD2S80A/82A/83/ ЮЩИЙ КОМПЬЮТЕР Рис. 9. DSP СО ВСТРОЕННОЙ FLASH ПАМЯТЬЮ ДЛЯ УПРАВЛЕНИЯ ДВИГАТЕЛЯМИ ADMCF БЛОК ПАМЯТИ ПРОГР. ПРОГР.

ADSP -217x FLASH ROM 20 MIPS 4K X 24 4K X ЯДРО АДРЕСНЫЕ ПРОГР. ПАМЯТЬ ГЕНЕРАТОРЫ 5 16-БИТ УСИЛ.

СЕКВЕНСЕР RAM ДАНН. VREF АНАЛОГ. ТОКА 3-ФАЗН.

DAG 1 DAG 2.5V КОМАНД 512 X 24 512 X ВХОДОВ ДАТЧ. ШИМ PMA DMA PMD DMD WATCH- АРИФМЕТИЧ. БЛОК ПОСЛ. ПОРТ 2 X 8-БИТ 9-BIT POR ТАЙМЕР DOG PIO ALU MAC СДВИГ SPORT ШИМ ТАЙМЕР Новые процессоры семейства ADMCF5xx основаны на ядре ADSP-219x с производительностью 150 MIPS и содержат 128K памяти flash Рис. 9. a Доступность программного обеспечение контроллеров на базе DSP, состоящего из трех частей, руководства разработчика, и систем отладки, облегчает разработку систем управления электродвигателями с использованием этих контроллеров.

Компания Analog Devices недавно анонсировала нового представителя семейства DashDSP — ADMCF5XX на базе 16-разрядного ядра с фиксированной точкой ADSP-219X с производительностью 150 MIPS. При токе потребления 0,4 mA/MIP новый контроллер позволяет разработчикам строить системы с низкой потребляемой мощностью и с широкими пределами регулирования скорости. Интеграция до 128 Kбайт внутрикристальной FLASH-памяти значительно облегчает разработку системы и позволяет гибко модифицировать программное обеспечение системы. Такое решение также позволяет пользователю загружать программное обеспечение непосредственно из FLASH-памяти в оперативную память. Пользователь может выбрать, исходя из требований к параметрам и стоимости разрабатываемой системы, один из 10-, 12-, или 14 разрядных АЦП. Семейство DashDSP поддерживается средствами разработки VisualDSP ADI, которые включают первый промышленный С++ компилятор. Семейство ADMCF5XX дополнено широким диапазоном высокопроизводительной периферии, например, 3- — 6-фазными 16-разрядными PWM с одиночным или двойным интерфейсами кодера для управления многокоординатными двигателями. Оцифровка токов в обмотках двигателя может быть реализована с помощью средств гальванической развязки или методом инвертирующего шунта, с программируемым пользователем временем преобразования АЦП. Источник опорного напряжения, схема сброса процессорного ядра при включении питания и вспомогательные PWM, позволяющие корректировать коэффициент мощности, также интегрированы на кристалле.

Дополнительно в рамках семейства реализована различная интерфейсная периферия, например, полноценная CAN-шина, UART, сериальные порты, и JTAG-интерфейс.

КОДЕКИ И ПРОЦЕССОРЫ ОБРАБОТКИ СИГНАЛОВ В ГОЛОСОВЫХ ПРИЛОЖЕНИЯХ И АУДИОСИСТЕМАХ В каналах голосовой связи и аудиосистемах типа автомобильных телефонных комплектов и модемов на сигнальных процессорах строятся превосходные конструктивные блоки систем.

Компания Analog Devices недавно анонсировала выпуск серии ADSP-21ESP202, специально разработанной для встроенных систем обработки речи в автомобильных голосовых телефонных системах. Эта микросхема включает в себя два кодека AD73322 и 16-разрядное вычислительное ядро с фиксированной точкой ADSP-218X. Из 40 Кбайт ОЗУ на кристалле 8 Кб 24 бит отдано под память программ и 8 Кб 24бит — под память данных. Внутрикристальное ППЗУ объемом 24 Кбайт конфигурировано под 8 Кб 24бит память программ.

На рис. 9.24 приведен пример реализации на базе ADSP-21ESP202 дуплексного телефонного комплекта с голосовой связью. Эта серия является крупным достижением как в уровне, так и в гибкости функциональной интеграции.

a СТРУКТУРНАЯ СХЕМА УСТРОЙСТВА ОБРАБОТКИ РЕЧИ НА ПРОЦЕССОРЕ ADSP21ESP ДЛЯ АВТОМОБИЛЬНОЙ ТЕЛЕФОННОЙ СИСТЕМЫ Голосовой кодек Микрофон ЯДРО ADSP-218x 49MIPs Программируемое Посл. Port усиление на входе и выходе BDMA Boot Посл. Port AMP Цифровое Аналоговое подключение подключение Сотовый телефон ADSP-21ESP ПЗУ заменяет сразу СЛОВАРЬ 4 микросхемы Рис. 9. Семейство ADSP-21ESP202 является первым продуктом, основанным на использовании вычислительного ядра ADSP-218X, включающего аналоговые функциональные возможности (см. рис. 9.25). Все представители семейства содержат два сигма-дельта кодека, которые позволяют программно управлять частотой выборки (до 64 кГц), коэффициентом усиления входных и выходных каскадов. Имеются также два аналоговых компаратора, которые могут использоваться для обнаружения голоса и отслеживания процессов подключения/отключения кабеля, а также для генерации процессорных прерываний. Два переключаемых источника тока позволяют реализовать функциональные возможности PWM с помощью универсального таймера. Оба источника реализуют выбор быстрого или стандартного режима заряда. Возможность переключения может быть использована для автоматического регулирования усиления (AGC), а также для подстройки частоты и фазы входного задающего генератора.

a СТРУКТУРНАЯ СХЕМА ИС ADSP21ESP202 С ЯДРОМ DSP ADSP-218x Интегрированы аналоговые схемы Двойной программируемый голосовой кодек на 64 kSPS, 8Kx сигнал/шум 75 дБ ADSP-218x Память программ 16-Bit DSP SRAM Два аналоговых компаратора ЯДРО Два источника тока Интегрировано заказное ПЗУ По спецификации заказчика или Контроллер Внутренний побайтного порт DMA 8Kx доступа DMA Со стандартными функциями Память данных Дополнительные возможности Два аналог. компаратора SRAM Работа на частоте 49 МГц при Голосовой кодек # напряжении питания 3.3 В Голосовой кодек # 8 K ОЗУ программ, 8 K ОЗУ данных 8Kx Скоростной Скоростной Память программ 8 K ПЗУ программ посл. порт посл. порт ROM #1 # Расширенные прерывания и флаги Расширенные возможности таймера 3.3V Корпус LQFP со 128 выводами Operation!

Рис. 9. ADSP-21ESP202 также содержит ППЗУ памяти программ с блоками памяти по 8 Кслов.

Analog Devices поставляет микросхемы с несколькими версиями прикладных алгоритмов, заранее записанных в ПЗУ. Продукция Analog Devices также позволяет записывать в ПЗУ программы, разработанные самим пользователем.

Система, показанная на рис. 9.24, имеет в своем составе средства цифровой обработки сигналов с подавлением шума/эхо-сигнала и опознавания речи, кодеки для непосредственного подключения громкоговорителя / микрофона и сотового терминала, энергонезависимую память для хранения программ и баз данных опознавания речи.

Семейство ADSP-21ESP202 интегрирует все эти компоненты в одном корпусе, что позволяет создать на одной интегральной схеме дуплексный автомобильный телефонный комплект с голосовой связью. Такой подход предусматривает сокращение на 75 % числа необходимых интегральных схем по сравнению с решениями предыдущего поколения.

Обработка аудиосигналов на персональном компьютере и современные модемы также требуют применения высокопроизводительных кодеков. На рис. 9.26 приведен пример реализации аудиотракта или приемника-передатчика модема на базе кодека AD1819B SoundPort®.

Этот кодек полностью совместим со спецификациями интерфейса AC ' 97 (Audio Codec '97, Component Specification, Revision 1.03, © 1996, Intel Corporation). Кроме того, AD поддерживает несколько конфигураций кодека (до трех на каждый канал интерфейса AC), последовательный интерфейс с DSP, изменение тактовой частоты, кодирование сигнала и его фильтрацию для модемов, и имеет встроенный преобразователь для трехмерных стереоэффектов Phat™.

a СТРУКТУРНАЯ СХЕМА ЗВУКОВОЙ СИСТЕМЫ ПЕРСОНАЛЬНОГО КОМПЬЮТЕРА И МОДЕМА ПОСЛ. ПАРАЛЛ.

ADSP-218x PC ДАНН. ШИНА 16-БИТ ИНТЕРФЕЙС ПРОЦЕССОР МИКРОФОНЫ С ФИКС.

ТОЧКОЙ AC' PC ВНЕШНЯЯ SoundPort® ПАМЯТЬ КОДЕК (ВОЗМОЖНО) ГРОМКОГОВ.

AD1819B МОНИТОР АНАЛОГ.

ДАНН.

ОРГАНИЗАЦИЯ ТЕЛЕФОННАЯ ЛИНИЯ ПРЯМОГО ЛИНЕЙНЫЙ ВХОД (ВИТАЯ ПАРА) ДОСТУПА ЛИНЕЙНЫЙ ВХОД РАЗРЯДНОСТЬ 16 БИТ ЧАСТОТА ОТСЧЕТОВ fs = 7…48 kSPS ИСКАЖЕНИЯ И ШУМ –90 дБ Рис. 9. Кодек AD1819B предназначен главным образом для высокоскоростного ввода аудиоданных в компьютеры и модемы или для использования в системах цифровой обработки. Главные архитектурные особенности AD1819B — высококачественная входная аналоговая часть, двухканальный 16-разрядный сигма-дельта АЦП, двухканальный 16-разрядный сигма-дельта ЦАП и последовательный порт. Уровень шумов и гармонических искажений не превышает – 90 дБ, тактовая частота может варьироваться в пределах от 7 до 48 кГц.

32-разрядный процессор SHARC от Analog Devices с плавающей точкой демонстрирует высочайшее качество декодирования сигнала Dolby Digital AC-3. Образцовая архитектура цифровой сигнальной обработки, показанная на рис. 9.27, использует сигнальный процессор ADSP-21065L SHARC и интегральную микросхему смешанной обработки AD1836, что обеспечивает низкую цену и высокое качество тракта многоканальной аудиообработки. Основная область применения включает в себя A/V-ресиверы для домашнего театра и автомобильные аудиосистемы класса high-end. AD1836 выполняет всю смешанную обработку сигнала с использованием четырех входных каналов АЦП и шести выходных каналов ЦАП. Кодек AD1836 обеспечивает суммарный уровень шумов и гармонических искажений -97 дБ и отношение сигнал/шум 105 дБ, что необходимо для высококачественного аудио. В подобных системах могут использоваться и фиксированные алгоритмы цифровой обработки, однако применение программируемых сигнальных процессоров обеспечивает большую гибкость. Сигнальный процессор можеть быть запрограммирован для декодирования аудиоформатов MP3, Dolby Digital AC-3, THX, или DTS. С помощью дополнительного программного обеспечения могут быть легко реализованы и другие алгоритмы обработки аудиосигналов.

a СТРУКТУРА АВТОМОБИЛЬНОЙ АУДИОСИСТЕМЫ И АУДИОСИСТЕМЫ ДОМАШНЕГО ТЕАТРА НА БАЗЕ 32-РАЗРЯДНОГО ПРОЦЕССОРА SHARC УПР.

RAM ROM ПРОЦ.

Искажения + шум = –97 дБ ADSP-21065L Сигнал/Шум SNR = 105 дБ SHARC ™ Частота отсчетов 96 kSPS ЦАП АЦП (ЗВУК) I/F ЦАП АЦП ЗВУК ВХ.

ЦАП AD Рис. 9. В сложных цифровых аудиосистемах часто возникает необходимость в распределении сигнала между несколькими процессорами обработки. На рис. 9.28 показан 16-канальный микшер, в котором использовано два ADSP-21160S. Поток данных от шестнадцати 24 разрядных АЦП поступает на конвертор FPGA. Он преобразует последовательный поток данных от АЦП в параллельный и направляет его на два внешних порта ADSP-21160.

Внешний порт на каждом DSP имеет аппаратную поддержку одновременной передачи данных на оба DSP сразу. Контроллеры прямого доступа к памяти DSP получают эти данные и перемещают их по мере необходимости во внутреннюю память. Аппаратная поддержка и контроллеры прямого доступа к памяти снижают сложность архитектуры конвертера FPGA, потому что в этом случае от FPGA требуется только передача данных на шину. То есть отпадает необходимость в арбитраже шины и генерации адресов.

Сигнальные процессоры выполняют самые различные алгоритмы обработки, например микширование, панорамное звучание, регулировку АЧХ и дополнительную обработку типа реверберации или компрессии/экспандирования динамического диапазона.

Выходной поток аудиоданных после такой обработки поступает на 24-разрядный стереоЦАП. Эти задачи могут выполняться одновременно, например, один из DSP отвечает за микширование и эффекты, в то время как другой реализует функции эквалайзера. В другом случае на каждый DSP возлагается задача обработки половины каналов. Выбор оптимального алгоритма определяется сложностью необходимой обработки.

Для этого примера видно, что два процессора ADSP-21160S обладают достаточной вычислительной способностью для выполнения различных алгоритмов по 16 каналам с тактовой частотой 48 кГц одновременно. За 20 нс процессорное ядро каждого DSP способно выполнить 2000 инструкций. Если каждый DSP отвечает за половину каналов ( каналов), то за это время DSP может выполнить 250 инструкций по каждому каналу.

a У процессора ADSP-21160 имеются достаточно примитивные инструкции для реализации трехполосного эквалайзера (низкие, средние и высокие частоты), микшера, эффектов задержки, и компрессии по каждому каналу. Перемещение данных в память не требует затрат вычислительных ресурсов, ввиду отсутствия мультизадачности.

16-КАНАЛЬНЫЙ АУДИО СМЕСИТЕЛЬ С ПРИМЕНЕНИЕМ ПРОЦЕССОРОВ ADSP- ЗВУКОВОЙ СИГНАЛ ЦАП ВХОДЫ TDM АЦП # ПОСЛ. ПОРТ.

.

.

ADSP-21160 ADSP-. ПОСЛЕД.

2 ПОРТА СВЯЗИ. ДАННЫЕ. ПРЕОБРА. ЗУЮТСЯ В. ПАРАЛЛ.

. (FPGA) ПАРАЛЛ. ШИНА ДАННЫХ.

.

Все 16 каналов связаны с каждым процессором ADSP-.

ADSP-21160 осуществляет смешение, выравнивание АЧХ и звуковые.

АЦП # эффекты Процессоры ADSP-21160 обмениваются данными по портам связи Обработанные мультиплексированные данные поступают на ЦАП через последовательный порт Рис. 9. СИГМА-ДЕЛЬТА АЦП С ПРОГРАММИРУЕМЫМ ЦИФРОВЫМ ФИЛЬТРОМ Большинство сигма-дельта АЦП имеют собственный внутренний цифровой фильтр.

Частота среза этого фильтра (и скорость выходного потока данных АЦП) привязана к частоте задающего генератора. AD7725 представляет собой 16-разрядный сигма-дельта АЦП с программируемым внутренним цифровым фильтром. Блок-схема 9.29 показывает, что максимальная частота дискретизации преобразователя составляет 19,2 МГц.

Следующий за преобразователем перестраиваемый фильтр с конечной импульсной характеристикой выполняет прореживание выходных данных преобразователя с коэффициентом децимации 8, снижая скорость выходного потока данных до 2,4 МГц.

Отклик перестраиваемого FIR-фильтра также показан на рис. 9.29. На выходе перестраиваемого фильтра расположен программируемый цифровой фильтр. На диаграмме показан типичный отклик для FIR-фильтра низкой частоты с частотой среза 300 кГц.

a 16-РАЗРЯДНЫЙ SIGMA-DELTA АЦП С ПРОГРАММИРУЕМЫМ ЦИФРОВЫМ ФИЛЬТРОМ AD CLKIN = 19.2 MSPS 2.4 MSPS 1.2 MSPS (MAКС) ВХОД 16-БИТ ПРЕДВ.

ПРОГРАММИРУЕМЫЙ ПАРАЛЛ./ SIGMA- КИХ ФИЛЬТР ПОСЛЕД.

DELTA ФИЛЬТР ИНТЕРФЕЙС МОДУЛЯТОР 0 ТИПИЧНАЯ 2.5V ПРЕДВ.

ХАРАКТЕ ОПОРНОЕ НАПР.

dB КИХ dB РИСТИКА ФИЛЬТР КИХ – ФИЛЬТРА – ПРОГРАММИРУЕМЫЙ ФИЛЬТР:

0 1.2 2.4 0.3 0. СКОРОСТЬ ВХОДНЫХ ДАННЫХ = CLKIN/ ЧАСТОТА (MГц) ЧАСТОТА (MГц) ТОЧНОСТЬ КОЭФФИЦИЕНТОВ = 24 БИТ ТОЧНОСТЬ ВЫЧИСЛЕНИЙ = 30 БИТ SFDR = 90dB МАКС. ЧИСЛО КОЭФФИЦИЕНТОВ = 108 SNR = 84dB КОЭФФИЦИЕНТ ДЕЦИМАЦИИ = 2… ЧИСЛО ЭТАПОВ ДЕЦИМАЦИИ – ДО СКОРОСТЬ ВЫХОДНЫХ ДАННЫХ = CLKIN/ МАКС.

Рис. 9. Программное управление фильтром позволяет гибко оперировать длиной фильтра и коэффициентом децимации. Фильтр может иметь до 108 коэффициентов, до 5 режимов прореживания и коэффициенты децимации от 2 до 256. При обработке коэффициентов поддерживается точность 24 разряда, а при арифметических операциях – 30 разрядов.

AD7725 содержит процессор постобработки PulseDSP™ компании Systolix, который позволяет запрограммировать характеристики фильтра через параллельный или последовательный интерфейс микропроцессора.

Процессор постобработки имеет полностью программируемое ядро, которое обеспечивает производительность обработки до 130 миллионов операций умножения с накоплением в секунду (MAC). Процесс программирования процессора сводится к редактированию пользователем конфигурационного файла, который содержит все необходимые данные для программирования функций фильтра. Этот файл создан с помощью компилятора FilterWizard, который поставляется Analog Devices. Компилятор AD7725 воспринимает значения коэффициентов фильтра как входные данные и автоматически генерирует необходимый программный код устройства.

Файл коэффициентов отклика фильтра может быть сгенерирован с помощью пакетов проектирования цифровых фильтров типа Systolix FilterExpress ™ (http: // www.systolix.co.uk) или QEDESIGN ™ компании Momentum Data Systems (http: // www.mds.com). Отклик фильтра может быть построен на основе данных, известных пользователю до генерации коэффициентов фильтра. Скорость потока входных данных процессора — 2,4 МГц. Если прореживание применяется в многоступенчатом фильтре, первый фильтр будет обрабатывать поток данных со скоростью 2,4 MSPS, и пользователь может затем производить децимацию между каскадами. Максимальное число коэффициентов фильтра, которые могут поддерживаться процессором, равно 108. При этом фильтр со 108 коэффициентами может быть выполнен в виде одиночного или многокаскадного фильтра с суммарным числом коэффициентов 108. Фильтр может иметь a характеристики НЧ-фильтра, ВЧ-фильтра, режекторного или полосового фильтра и может быть выполнен как КИХ- или БИХ-фильтр.

AD7725 работает от однополярного источника питания + 5В. Он имеет внутрикристальный источник опорного напряжения 2,5 В и выпускается в 44-выводном PQFP корпусе. При работе на максимальной тактовой частоте потребляемая мощность не превышает 350 мВт. Возможна работа в режиме сниженной в два раза максимальной частоты задающего генератора –10 МГц. Максимальная потребляемая мощность в этом режиме составляет 200 мВт.

РЕЗЮМЕ Некоторые примеры использования DSP в различных областях приведены на рис. 9.30.

Помимо описанных выше, имеется много других областей, где сфера применимости DSP на практике быстро расширяется: это промышленность, связь, медицинская и военная техника и потребительский рынок. Обсуждение каждого примера могло бы стать предметом отдельной книги. Но в этой главе показано только несколько наиболее традиционных областей применения DSP и дано представление о том, как DSP взаимодействуют практически с каждым аспектом современной жизни.

ДРУГИЕ ОБЛАСТИ ПРИМЕНЕНИЯ ПРОЦЕССОРОВ DSP Автомобильные телефоны с голосовым управлением (hands-free) Цифровые автоответчики Устройства распознавания голоса Кабельные сети Компьютерная звуковая система Цифровое аудио: профессиональное и бытовое Обработка цифрового видеосигнала Телевидение высокой четкости (HDTV) Компьютерная графика Цифровые спецэффекты Цифровые вещательные спутники (DBS) Система глобального позиционирования (GPS) Медицина: ультразвуковые, ядерномагниторезонансные сканнеры, томографы Военная индустрия: радиолокационные станции, наведение ракет на цель Рис. 9. a ГЛАВА ПРОЕКТИРОВАНИЕ АППАРАТНОЙ ЧАСТИ Низковольтные интерфейсы Заземление в системах со смешанными сигналами Методы цифровой изоляции Понижение шума и фильтрация напряжения источника питания Работа с высокоскоростной логикой a ГЛАВА МЕТОДЫ ПРОЕКТИРОВАНИЯ АППАРАТНОГО ОБЕСПЕЧЕНИЯ Уолт Кестер НИЗКОВОЛЬТНЫЕ ИНТЕРФЕЙСЫ Этан Бордо, Иоханнес Хорват, Уолт Кестер В течение последних 30 лет стандартным напряжением питания (VDD) цифровых схем оставалось напряжение 5 В. Такое значение напряжения использовалось для обеспечения нормального режима работы биполярного транзистора. Однако в конце 80-х стандартной технологией при проектировании ИС стала технология КМОП. Для микросхем КМОП не является обязательным использование того же напряжения, что и для микросхем, выполненных по технологии ТТЛ, но для обеспечения совместимости со старыми системами промышленность адаптировала уровни логических сигналов к уровням сигналов ТТЛ. (Приложение 1).

Нынешняя революция в снижении напряжения питания микросхем происходит по причине роста требований к скорости и компактности интегральных микросхем при минимальной стоимости. Эти растущие требования привели к уменьшению размеров топологии кристалла с 2 мкм (в начале 80-х) до 0.25 мкм;

такая топология используется при разработке современных микропроцессоров и ИС. Благодаря тому, что эти размеры стали значительно меньше, напряжение, необходимое для оптимальной работы устройства, также упало ниже уровня в 5 В. Это видно на примере микропроцессоров для компьютеров, где оптимальное значение напряжения для питания ядра процессора определяется с помощью выводов идентификации напряжения питания (VID pins) и может снижаться вплоть до уровня 1.3 В.

Большой интерес к низковольтным DSP отчетливо наблюдается в смещении процента продаж между 5 В и 3,3 В микросхемами. Объем продаж 3.3-вольтовых DSP вырос более чем вдвое по сравнению с остальными DSP (30% для всех DSP, 70% – устройства с напряжением питания 3.3 В). Этот процесс будет продолжаться, так как огромный и постоянно растущий рынок портативных устройств потребляет цифровые сигнальные процессоры, которые обладают всеми чертами низковольтных цифровых процессоров.

С одной стороны, низковольтные ИС работают при малой потребляемой мощности, имеют меньшие размеры и более высокие скорости. С другой стороны, низковольтные ИС часто должны работать совместно с ИС, которым необходимо большее напряжение питания VDD, из-за чего возникают проблемы совместимости. Хотя низкое рабочее напряжение означает уменьшение размаха сигнала, и следовательно, шум переключения становится меньше, но для микросхем с низким напряжением питания уменьшается допустимый для нормальной работы устройства уровень шума (запас помехоустойчивости).

Популярность устройств с напряжением питания 2.5 В может быть отчасти объяснена их способностью работать от двух щелочных элементов типа AA. На рис. 10.2 показаны характеристики щелочного элемента при различной величине нагрузки. (Приложение 2).

Обратите внимание, что при токе нагрузки 15 мА напряжение остается на уровне выше 1.25 В (2.5 В для двух последовательно соединенных элементов) в течение приблизительно 100 часов. Поэтому ИС, которые могут успешно работать при низком потребляемом токе и напряжении питания 2.5 В±10% (2.25 В–2.75 В), особенно полезны a для портативной аппаратуры. Цифровые процессоры, обладающие низким соотношением мА/MIPS (потребляемый ток/производительность) и имеющие периферию, интегрированную на одном чипе, как например, ADSP-218x L или M-серии, также рекомендованы для применения в портативных устройствах.

НИЗКОВОЛЬТНЫЕ ИС СО СМЕШАННЫМИ СИГНАЛАМИ Малая потребляемая мощность для применения в портативных устройствах ИС с напряжением питания 2.5 В могут работать от двух щелочных элементов Высокое быстродействие КМОП-процессоров, меньшие размеры, меньшее напряжение пробоя Несколько напряжений питания в системе: +5 В, +3.3 В, +2.5 В, напряжение питания ядра процессора +1.8 В, напряжение питания аналоговой части Между ИС разных стандартов требуется интерфейсы Меньшая амплитуда напряжения сигнала образует меньше шума при переключении Меньший запас помехоустойчивости Меньшее напряжение питания в аналоговых схемах приводит к уменьшению размаха сигнала и увеличивает чувствительность к шумам (но это предмет целого семинара!) Рис. 10. a РАЗРЯДНЫЕ КРИВЫЕ ЩЕЛОЧНЫХ ЭЛЕМЕНТОВ DURACELL MN 1500 “AA” 1. 3.9 ОМ 24 ОМ 75 ОМ ВРЕМЯ ЭКСПЛУАТАЦИИ С разрешения Duracell, Inc., Berkshire Corporate Park, Bethel, CT http://www.duracell.com Рис. 10. ТИПИЧНАЯ СТРУКТУРА ВЫХОДНОГО КАСКАДА МИКРОСХЕМЫ КМОП VDD VDD VDD V DD Высокий Высокий PMOS = “1” = “1” V OH MIN ЛОГИЧЕСКАЯ V IH MIN ВЫХОД СХЕМА ВХОД NMOS VIL MAX Низкий V Низкий OL MAX = “0” 0 V = “0” 0 V V = Макс. доп. напряжение "низкого" уровня на входе IL MAX V = Мин. доп. напряжение "высокого" уровень на входе IH MIN V = Макс. доп. напряжение "низкого" уровня на выходе OL MAX V = Мин. доп. напряжение "высокого" уровня на выходе OH MIN Рис. 10. Для того чтобы разобраться в вопросах совместимости и взаимодействия друг с другом микросхем с различными напряжениями питания VDD, полезно для начала взглянуть на структуру типичной логической ячейки КМОП, которая показана на рис.10.3.

В НАПРЯЖЕНИЕ, a Обратите внимание, что выходной драйвер состоит из МОП-транзистора с каналом p-типа (PMOS) и МОП-транзистора с каналом n-типа (NMOS). Когда на выходе высокий логический уровень, транзистор PMOS подключает выход каскада к шине питания +VDD через своё небольшое внутреннее сопротивление (RON), транзистор NMOS в это время выключен. Когда на выходе низкий логический уровень, транзистор NMOS подключает выход к земле через своё внутреннее сопротивление, а транзистор PMOS в это время выключен. Сопротивление RON выхода имеет величину от 5 до 50 Ом в зависимости от размеров транзисторов;

эти размеры также определяют величину допустимого выходного тока.

Типичная логическая ИС обладает отдельными цепями питания и земли для выходного драйвера и для остальной части схемы (включая пре-драйвер). Это делается для того, чтобы обеспечить "чистое" напряжение питания, и таким образом уменьшить влияние шума и помех по шине земли на входные и выходные сигналы. Это особенно важно, т.к.

обеспечиваемая конструктивно дополнительная устойчивость и совместимость микросхем негативно влияет на характеристики драйверов входа/выхода, особенно при низких напряжениях питания.

На рис.10.3 также изображены диаграммы-"столбики", на которых показаны минимальные и максимальные требуемые уровни входного и выходного напряжения, достоверно обеспечивающие высокий или низкий логические уровни. Имейте в виду, что для ИС, выполненных по технологии КМОП, реальные уровни сигналов на выходе определяются током нагрузки и внутренним сопротивлением RON выходных транзисторов.

Для небольшой нагрузки уровень выходного логического сигнала очень близок к 0 В или +VDD. С другой стороны, логические пороги на входе определяются входной схемой ИС.

На диаграмме-"столбике", соответствующем входу, имеется три части. Нижняя часть показывает диапазон входного сигнала, который воспринимается как низкий логический уровень. В случае с ТТЛ-логикой с напряжением питания 5 В, этот диапазон будет соответствовать значению напряжения от 0 В до 0.8 В. Средняя часть показывает диапазон входного напряжения, в котором уровень сигнала не воспринимается гарантированно как низкий или высокий. Верхняя часть соответствует входному сигналу, который воспринимается как высокий логический уровень. В случае 5-вольтовой ТТЛ логики, этот сигнал будет иметь напряжение от 2 до 5 В.

Аналогичным образом, на "столбике", соответствующем выходу, имеется три части.

Нижняя часть показывает возможное напряжение низкого логического уровня на выходе.

Для микросхем ТТЛ с напряжением питания 5 В это напряжение составляет от 0 В до 0.4 В. Средняя часть диаграммы показывает некорректный уровень выходного напряжения – устройство не должно выдавать сигнал такого уровня, за исключением момента перехода с одного логического уровня на другой. Верхняя часть "столбика" показывает допустимый диапазон напряжения для высокого логического уровня на выходе. Для 5-вольтовой ТТЛ- логики это напряжение находится между значениями 2.4 В и 5 В. Диаграммы не отражают 10% выбросы или провалы, которые также допустимы на входах в соответствии со стандартом.

Сводка существующих логических стандартов с использованием подобных диаграмм показана на рис. 10.4. Обратите внимание, что входные пороги обычной КМОП-логики (например, серии 4000), определяются как 0.3·VDD и 0.7·VDD. Однако большинство изготовленных по технологии КМОП логических микросхем, которые используются сегодня, совместимы по логическим порогам с микросхемами ТТЛ и LVTTL;

эти пороги также доминируют среди стандартов для цифровых сигнальных процессоров, работающих при напряжении питания 3.3 В и 5 В. Обратите внимание, что для 5 В ТТЛ-логики и 3.3 В LVTTL-логики пороги входного и выходного напряжения одинаковы. Разница только в верхней границе допустимого диапазона для сигнала высокого уровня.

a СТАНДАРТЫ ЛОГИЧЕСКИХ ПОРОГОВ ДЛЯ НИЗКОВОЛЬТНЫХ ЦИФРОВЫХ ИС 5 В КМОП 5 В ТТЛ 5V 5. I = ВХОД 4.5 O = ВЫХОД I O I O 4. 3.3 В LVTTL 2.5 В VCX 3. 3. 2.5 В JEDEC O I 2. I O I O 2. 1. 1. 0. Рис. 10. Международное бюро стандартов JEDEC ввело стандарт для ИС, работающих при напряжении питания 2.5 В (JEDEC стандарт 8-5), который, скорее всего, будет представлять собой минимум требований для работы с VDD = 2.5 В (Приложение 3).

Однако на сегодняшний день (2000 г.) отсутствует доминирующий стандарт для ИС на 2.5 В, т.к. немного производителей выпускает микросхемы, работающие при этом напряжении питания. Существует стандарт на 2.5 В, предложенный консорциумом производителей ИС под названием Альянс Низковольтной Логики (Low Voltage Logic Alliance). Спецификация стандарта описывает характеристики ИС, работающих при напряжении от 1.8 В до 3.6 В. Стандарт для работы в данном диапазоне напряжения питания весьма полезен, т.к. он обеспечивает совместимость сегодняшних разработок с будущими. Например, микросхема 74VCX164245, представляющая собой шинный преобразователь/приемопередатчик производства Fairchild Semiconductor, спроектирована для работы при любом напряжении в пределах 1.8 – 3.6 В и имеет различные входные и выходные характеристики, зависящие от напряжения питания VDD. Этот стандарт, называемый VCX, был разработан фирмами Motorola, Toshiba и Fairchild Semiconductor. В нем описаны прежде всего шинные приемопередатчики, преобразователи, буферы FIFO и другие микросхемы сопряжения. Кроме того, существует широкий диапазон других низковольтных стандартов, таких как GTL (Gunning Transceiver Logic), BTL (Backplane Transceiver Logic) и PECL (PceudoECL Logic). Однако большинство из этих стандартов созданы для применения в специализированных областях, а не в полупроводниковых системах общего назначения.

Устройства VCX могут работать в очень широком диапазоне напряжений питания (1.8 – 3.6 В). Характеристики входов и выходов в данном стандарте зависят от напряжения питания VDD и от нагрузки на каждом выходе. На рис.10.4 показана диаграмма для входов и выходов устройства VCX, работающего при напряжении питания 2.5 В. Выходные напряжения устройства, приведенные на диаграмме, всегда соответствуют определенному НАПРЯЖЕНИЕ, В (- мА ) (- мА ) ( мкА ) (- мА ) (- мА ) В ТТЛ вход В ТТЛ выход 2. В VCX вход В КМОП вход 2. В VCX выход В КМОП выход 3. В LVTTL вход 2. В JEDEC вход 3. В LVTTL выход 2. В JEDEC выход a току. При возрастании требований по току выходное напряжение высокого уровня уменьшается, тогда как выходное напряжение низкого уровня возрастает. За более подробной информацией по характеристикам ИС обращайтесь к спецификациям технических характеристик.

С помощью приведенной диаграммы можно проиллюстрировать некоторые возможные проблемы, возникающие при соединении двух ИС, работающих в различных стандартах.

Например, соединение 5-вольтовой микросхемы КМОП с микросхемой LVTTL, работающей при напряжении VDD = 3.3 В. Высокий логический уровень на выходе 5 вольтовой КМОП слишком высок (>3.3 В), чтобы подавать этот сигнал на вход ИС LVTTL. Это может привести к необратимому повреждению микросхемы LVTTL.

Возможна другая проблема: пусть микросхема типа JEDEC с напряжением питания 2.5 В управляет устройством КМОП с VDD = 5 В. Высокий логический уровень на выходе 2.5 вольтового устройства недостаточно высок для того, чтобы восприниматься как "высокий" входом микросхемы КМОП с напряжением питания 5 В (VIH MIN = 3.5 В). Эти примеры показывают два возможных типа несовместимости логических семейств: либо устройство управляется слишком высоким напряжением, либо устройство не обеспечивает достаточно высокое напряжение, которое достоверно распознавалось бы принимающей ИС как сигнал высокого логического уровня. Эти проблемы совместимости подводят нас к двум понятиям: устойчивость к повышенному напряжению и совместимость по напряжению.

УСТОЙЧИВОСТЬ К ПОВЫШЕННОМУ НАПРЯЖЕНИЮ И СОВМЕСТИМОСТЬ ПО НАПРЯЖЕНИЮ Устройство, устойчивое к повышенному напряжению, может выдержать на входе или выходе напряжение более высокое, чем его собственное напряжение питания VDD.

Например, если устройство работает при VDD = 2.5 В, может выдержать на входе напряжение в 3.3 В и может выдержать 3.3 В на выходе, 2.5 В устройство является устойчивым к напряжению 3.3 В. Значение понятия "устойчивость к напряжению на входе" достаточно очевидно, но понятие "устойчивости к напряжению на выходе" требует некоторого объяснения. Выход драйвера микросхемы КМОП с VDD = 2.5 В в состоянии высокого логического уровня представляет собой резистор c небольшим сопротивлением (RON транзистора PMOS), связанный с шиной питания VDD 2.5 В. Очевидно, что связь его выхода напрямую с шиной 3.3 В приведет к разрушению устройства избыточным током.

Однако если 2.5-вольтовая микросхема имеет выход с тремя состояниями и подключена к шине, которая одновременно управляется 3.3-вольтовыми микросхемами, тогда это понятие становится ясным. Даже если 2.5-вольтовая ИС находится в выключенном состоянии (третье состояние), 3.3-вольтовые микросхемы могут подавать на шину напряжение, превышающее 2.5 В, и возможно, повреждать выход 2.5-вольтовой микросхемы.

Устройство, совместимое по напряжению, может принять сигнал и передать сигнал устройству, которое работает при напряжении более высоком, чем его собственное VDD.

Например, если устройство работает при VDD = 2.5 В и может передавать и получать сигналы к/от 3.3-вольтового устройства, тогда говорят, что данное 2.5-вольтовое устройство совместимо по напряжению с 3.3-вольтовыми.

Интерфейс между микросхемой КМОП с напряжением питания 5 В и микросхемой LVTTL с напряжением питания 3.3 В – это случай, когда устойчивость к повышенному напряжению отсутствует;

вход микросхемы LVTTL перегружен выходным сигналом КМОП микросхемы с напряжением питания VDD = 5 В. Интерфейс между микросхемами 2.5-вольтовой JEDEC и 5-вольтовой КМОП иллюстрирует случай отсутствия a совместимости по напряжению;

выходной сигнал высокого уровня на выходе ИС JEDEC не соответствует требованиям к уровню входного сигнала 5-вольтовой КМОП микросхемы.

ОПРЕДЕЛЕНИЯ ПОНЯТИЙ УСТОЙЧИВОСТИ К ПОВЫШЕННОМУ НАПРЯЖЕНИЮ И СОВМЕСТИМОСТИ ПО НАПРЯЖЕНИЮ ЛОГИЧЕСКИХ МИКРОСХЕМ Устойчивость к повышенному напряжению:

Микросхема, устойчивая к повышенному напряжению, может выдержать на своих входных и выходных выводах напряжение более высокое, чем ее собственное напряжение питания VDD. Если ИС работает при VDD = 2.5 В и может выдержать напряжение 3.3 В±10% на входе, то эта 2.5-вольтовая микросхема является устойчивой к напряжению 3.3 В на входе. Устойчивость на входе и на выходе должна тестироваться и оговариваться в спецификации отдельно.

Совместимость по напряжению:

Микросхема, совместимая по напряжению, может передавать и принимать сигналы к/от логики, которая работает при напряжении более высоком, чем ее собственное напряжение питания VDD. Если устройство работает при VDD = 2.5 В и может нормально передавать и принимать сигналы к/от 3.3-вольтовой логики, то данная 2.5-вольтовая микросхема является совместимой с логикой, работающей при напряжении питания 3.3 В. Совместимость по входу и по выходу должна тестироваться и оговариваться в спецификации отдельно.

Рис. 10. СОЕДИНЕНИЕ 5-ВОЛЬТОВОЙ И 3.3-ВОЛЬТОВОЙ ЛОГИКИ С ПОМОЩЬЮ ШИННЫХ ПЕРЕКЛЮЧАТЕЛЕЙ НА МОП-ТРАНЗИСТОРАХ При соединении между собой микросхем, работающих при разных напряжениях питания, часто возникает необходимость в дополнительных дискретных компонентах для того, чтобы обеспечить устойчивость к повышенному напряжению и совместимость по напряжению. Например, для того, чтобы получить устойчивость к напряжению между логическими микросхемами, работающими при VDD равном 5 В и 3.3 В, используется шинный переключатель-преобразователь напряжения, или QuickSwitchTM (Приложение 4,5). Данный шинный переключатель ограничивает напряжение, прикладываемое к ИС.

Это делается для того, чтобы входное напряжение не превысило допустимое, к которому получающее устройство устойчиво.

a Например, можно поместить шинный переключатель между 5-вольтовой КМОП-логикой и 3.3-вольтовой LVTTL-логикой, и после этого устройства смогут нормально обмениваться данными, как показано на рис. 10.6. Этот шинный переключатель представляет собой МОП-транзистор с каналом n-типа (NMOS FET). Если на затвор транзистора подано напряжение 4.3 В, то максимальная величина напряжения проходящего сигнала составит 3.3 В (примерно на 1 В меньше, чем напряжение на затворе МОП-транзистора). Если напряжение на входе и на выходе не превышает 3.3 В, МОП транзистор представляет собой небольшое сопротивление (RON = 5 Ом). Когда входной сигнал достигает величины 3.3 В, сопротивление МОП-транзистора возрастает, ограничивая таким образом уровень сигнала на выходе. QuickSwitch содержит двунаправленных МОП-транзистора с возможностью управлять напряжением на затворе, как показано на рис. 10.6. Напряжение VCC QuickSwitch определяет уровень сигнала, управляющего затвором.

Один из путей получения напряжения питания 4.3 В на системной плате, где имеются 5 В и 3.3 В, является включение диода между шиной питания 5 В и выводом VCC на QuickSwitch. На схеме на рис. 10.6 напряжение 4.3 В генерируется кремниевым диодом и диодом Шотки, соединенными последовательно и подключенными к шине питания 3.3 В.

Этот метод позволяет получить более стабильное напряжение смещения на затворе с учетом допустимости 10% разброса напряжений питания 5 В и 3.3 В. Некоторые шинные переключатели спроектированы для подключения непосредственно либо к шине 3.3 В, либо к 5 В, и напряжение смещения на затворе генерируется внутри данных ИС.

Применение QuickSwitch избавляет от беспокойства по поводу устойчивости микросхем при проектировании устройств с разными типами логики. Одним из полезных свойств шинных переключателей является их двунаправленность;

это позволяет проектировщику поместить шинный преобразователь между двумя ИС и обойтись без дополнительной обвязки для входных и выходных сигналов.

a ДВУНАПРАВЛЕННЫЙ ИНТЕРФЕЙС С ИСПОЛЬЗОВАНИЕМ МОП-ТРАНЗИСТОРА МЕЖДУ 3.3 В И 5 В ЛОГИКОЙ ОБЕСПЕЧИВАЕТ УСТОЙЧИВОСТЬ ПО НАПРЯЖЕНИЮ около ШИНА +3.3 В ШИНА +5 В 1 В 470 кОм +4.3 В Si Шотки диоды 0.1 мкФ ЛОГИКА ЛОГИКА 5 В±10% 3.3 В±10% МОП-транзистор (NMOS FET) RON = 5 Ом 0 В / VCC QS3384 QuickSwitch ® "1" = ЗАПРЕТ 10 КАНАЛОВ В КОРПУСЕ "0" = РАЗРЕШЕНИЕ ДЛЯ QS3384 РАБОЧЕЕ НАПРЯЖЕНИЕ VCC = +4,3 в Рис. 10. Шинный переключатель увеличивает суммарную рассеиваемую мощность, а также общую площадь, занимаемую компонентами системы. Т.к. шинные преобразователи напряжения обычно являются КМОП-схемами, они имеют очень низкое значение потребляемой мощности. Величина рассеиваемой мощности, усредненная за продолжительный период, составляет 5 мВт на один корпус (10 переключателей), и она не зависит от частоты сигналов, проходящих через схему. Шинные переключатели обычно имеют 8 – 20 выводов на корпус и занимают примерно от 25 до 50 кв.мм. площади платы.

Бывает, что при добавлении интерфейсной логики в схеме возможно увеличение задержки распространения сигнала. Это может привести к появлению множества связанных со временем проблем при проектировании. QuickSwitch обладает очень маленьким временем задержки распространения сигнала (менее 0.25 нс), как показано на рис. 10.7.

a ИМПУЛЬСНАЯ ХАРАКТЕРИСТИКА ШИННОГО ПРЕОБРАЗОВАТЕЛЯ QS3384 QuickSwitch® ПРИ НАПРЯЖЕНИИ ПИТАНИЯ 4.3 В VIN VOUT 2.0 В 0.8 В ВХОДНЫЕ ПОРОГИ ВРЕМЯ (нс) 5 В ТТЛ 3.3 В LVTTL С разрешения: Integrated Device Technology (IDT), Inc., 2975 Stender Way, Santa Clara, CA httр://www.idt.com Рис. 10. УСТОЙЧИВОСТЬ И СОВМЕСТИМОСТЬ ПО НАПРЯЖЕНИЮ, ОБЕСПЕЧИВАЕМАЯ СРЕДСТВАМИ САМОЙ ИНТЕГРАЛЬНОЙ СХЕМЫ Требования по низкой потребляемой мощности и хорошей производительности ИС привели к тому, что производители соревнуются между собой в проектировании микросхем, работающих при VDD = 2.5 В и ниже и при этом совместимых с ТТЛ и КМОП.

На рис.10.8 представлена структурная схема логического вентиля, в котором логическое ядро может работать при пониженном напряжении, тогда как выходной драйвер работает при стандартном напряжении питания, например, 3.3 В.

Технология, которой следовали большинство производителей, заключается в создании отдельного интерфейса для входов и выходов, т.е. драйверы входов и выходов работают при напряжении питания 3.3 В, оставшаяся часть микросхемы – при напряжении 2.5 В, таким образом устройство может быть ТТЛ-совместимым и отвечать требованиям для порогов VOH и VOL. Внешнее питание 3.3 В требуется для того, чтобы ИС была устойчива к напряжению 3.3 В. Это приводит к дополнительному усложнению, связанному с наличием двух напряжений питания для чипа, но в перспективе дополнительное напряжение питания будет генерироваться в самой микросхеме.

Более гибкая технология (использованная в DSP серии ADSP-218xM) заключается в обеспечении отдельного интерфейса входов/выходов с отдельным внешним напряжением питания, с возможностью установить это напряжение равным рабочему напряжению ядра процессора, если это необходимо. Такая схема обеспечивает устойчивость к напряжению 3.3 В, если внешнее напряжение составляет 2.5 В;

или устойчивость к напряжению 3.3 В и совместимость к 3.3-вольтовым устройствам, если внешнее напряжение равно 3.3 В.

НАПРЯЖЕНИЕ, В a Существуют разработки, в которых используется эта технология частично, например, устройства VCX являются устойчивыми к 3.3 В при напряжении ядра и напряжении интерфейса входов/выходов равном 2.5 В, но они не обладают совместимостью с 3.3 вольтовыми устройствами. Другие существующие проекты и патенты в этой области не поддерживают полностью устойчивость и совместимость и требования по низкому потреблению тока при работе в режиме ожидания.

КМОП ИС СО ВТОРИЧНЫМ КОНТУРОМ ВХОДОВ/ВЫХОДОВ VDD ВНУТРЕННЕЕ (ЯДРА) VDD ВНЕШНЕЕ ВТОРИЧНОЕ КОЛЬЦО ВХ./ВЫХ.

PMOS ЛОГИЧЕСКОЕ ВХОД ЯДРО ВЫХОД NMOS "ЗЕМЛЯ" "ЗЕМЛЯ" ЯДРА ВНЕШНЯЯ VDD ВНЕШНЕЕ = +3.3 В ИЛИ +2.5 В ADSP-21xx M-серии VDD ЯДРА = +2.5 В ВХОД УСТОЙЧИВ К НАПРЯЖЕНИЮ +3.3 В Рис. 10. Существует несколько важных аспектов при разработке устройств с двумя напряжениями питания:

1. Последовательность включения питания: Если требуется два источника питания для обеспечения дополнительной устойчивости/совместимости, то какой должна быть последовательность включения питания? Необходимо ли включать оба источника питания одновременно, или устройство может работать при подаче питания только на ядро или только на интерфейс входов/выходов?

2. Технология производства микросхем и защита от электростатического разряда (ESD): Транзисторы, создаваемые в процессе производства ИС, должны не только выдерживать, но и управлять сигналами высокого напряжения.

Создание высоковольтных транзисторов увеличивает себестоимость продукции, т.к. для обеспечения устойчивости к высокому напряжению требуются дополнительные меры. Разработка же устройства со стандартными транзисторами потребует дополнительного схемотехнического усложнения.

Кроме того, драйверы входов/выходов должны обеспечивать защиту устройства от электростатического разряда (ESD). В большинстве современных разработок a допустимое напряжение на входе ограничено величиной напряжения питания плюс прямое падение напряжения на диоде (0.7 В). Защита от более высокого напряжения требует создания большего количества диодных переходов.

3. Встроенные средства генерации высокого напряжения. Транзисторы с каналами p-типа (PMOS) должны помещаться в область на кристалле, которая подключена к самому высокому имеющемуся на кристалле напряжению, чтобы предотвратить открывание диодного перехода и протекание избыточных токов.

Это высокое напряжение может быть или генерировано на кристалле при помощи зарядного насоса, или поступать от внешнего источника. Это требование может сделать осуществление проекта более сложным, т.к.

невозможно эффективно использовать зарядные насосы для генерирования высокого напряжения и в то же время обеспечить малый ток потребления в режиме ожидания.

4. Площадь кристалла: Размер кристалла играет решающую роль при уменьшении себестоимости и повышении эффективности. Обеспечение устойчивости и совместимости схемы может потребовать дополнительной площади для драйверов входов/выходов, чтобы получить необходимые параметры.

5. Тестирование: Т.к. сердечник и драйверы входов/выходов могут работать при различных напряжениях питания, тестирование устройства по всем возможным комбинациям напряжений может быть затруднительным, что отражается на общей стоимости продукции.

ИНТЕРФЕЙСЫ МЕЖДУ СИСТЕМАМИ С НАПРЯЖЕНИЯМИ ПИТАНИЯ 3.3 В И 2.5 В Серия Fairchild 74VCX164245 – это низковольтные 16-битные преобразователи/ приемопередатчики с двойным питанием и с тремя состояниями на выходе. Упрощенная структурная схема показана на рис.10.9. Эти устройства используют низковольтный стандарт VCX, который обсуждался ранее. Схема выходного драйвера питается от шины питания VDDB, обеспечивая устойчивость и совместимость выхода с напряжением VDDB.

Входная схема питается от шины питания VDDA, и входная логическая схема регулирует уровни порогов на входе логики в соответствии с конкретным значением VDDA. На рис.10.10 показаны входные пороги для стандарта VCX при напряжении питания 3.3 В, 2.5 В и 1.8 В. Обратите внимание, что входное напряжение 3.3 В допустимо при любом из трех напряжений питания.

Эти устройства рассеивают около 2 мВт на каждый вход/выход и выпускаются в корпусах TSSOP с 48 выводами и с напряжением питания 2.5 В. Задержка распространения составляет около 3.2 нс.

На рис.10.11 показано два возможных варианта сопряжения 3.3-вольтовой и 2.5-вольтовой логики. На верхнем рисунке (А) показано прямое включение. Эта схема будет работать, если 2.5-вольтовая ИС обладает устойчивостью к 3.3 В на входе. Если 2.5-вольтовая ИС не является устойчивой к 3.3 В, то может использоваться VCX-преобразователь, как показано на рис.10.11 (B).

a ПРЕОБРАЗОВАТЕЛЬ-ПРИЕМОПЕРЕДАТЧИК ЛОГИЧЕСКИХ СИГНАЛОВ FAIRCHILD 74VCX ШИНА VDDA ШИНА VDDB VDDA VDDB СХЕМА PMOS ЛОГИКА УСТАНАВ ВХОД ЛИВАЮЩАЯ ВЫХОД УРОВНИ ЛОГИКА ЛОГИКА ВХОДНЫХ ПОРОГОВ NMOS ХАРАКТЕРИСТИКИ ИС 74VCX164245:

Потребляемая мощность = 2 мВт на канал 16-битный в 48-выводном корпусе TSSOP пл. 100 мм Задержка распространения 3.2 нс при питании 2.5 В Рис.10. СОВМЕСТИМОСТЬ ПО НАПРЯЖЕНИЮ ДЛЯ ИС VCX (ПРЕОБРАЗОВАТЕЛЬ FAIRCHILD 74VCX164245) 3.3 В 2.5 В 1.8 В 3. I O 3.0 I = ВХОД O = ВЫХОД 2. I O 2. I O 1. 1. 0. –12 мА –12 мА –6 мА Рис.10. НАПРЯЖЕНИЕ, В a ИНТЕРФЕЙС МЕЖДУ СИСТЕМАМИ С НАПРЯЖЕНИЯМИ ПИТАНИЯ 3.3 В И 2.5 В ШИНА +3.3В ШИНА +2.5В ДОПУСТИМО, ЕСЛИ ПРЯМОЕ 2.5-ВОЛЬТОВАЯ A ЛОГИКА СОЕДИНЕНИЕ ЛОГИКА ЛОГИКА УСТОЙЧИВА +3.3В ± 10% +2.5В ± 10% К 3.3 В (3.6 В МАКС.) ШИНА +2.5В ШИНА +3.3В ПРЕОБРАЗОВАТЕЛЬ B ЛОГИКА ЛОГИКА +2.5В ± 10% +3.3В ± 10% Рис.10. На рис.10.12 А показано прямое соединение между ИС с напряжениями питания 2.5 В и 3.3 В. Чтобы данная схема работала, выход 2.5-вольтовой микросхемы должен обеспечивать хотя бы 2 В. При отсутствии нагрузки на выходе 2.5-вольтовой микросхемы, вход 3.3-вольтовой ИС соединяется напрямую с шиной +2.5 В через внутреннее сопротивление PMOS транзистора RON. Таким образом обеспечивается запас помехоустойчивости 0.5 В при номинальном напряжении питания 2.5 В. Однако ввиду допустимого 10%-ного разброса напряжение на шине 2.5 В может упасть до минимума в 2.25 В, и запас помехоустойчивости уменьшается до 0.25 В. Эта схема может тем не менее работать при сравнительно "тихом" окружении, но работать на пределе, если в напряжении источника питания присутствует шум.

Добавление "подтягивающего" резистора сопротивлением 1.6 кОм, как показано на рис.

10.12 В, гарантирует, что напряжение на выходе 2.5-вольтовой ИС не упадет ниже 2.5 В при наличии тока на входе 3.3-вольтового устройства, но запас помехоустойчивости все таки уменьшится при напряжении питания 2.25 В. При скважности 50% данный резистор добавляет примерно 3.4 мВт рассеиваемой мощности на каждый выход.

Более надежный интерфейс между 2.5-вольтовой и 3.3-вольтовой системами показан на рис.10.12 С;

здесь используется преобразователь VCX. С его помощью решаются все проблемы, связанные с запасом помехоустойчивости, имеющиеся в схемах (А) и (В), и он потребляет около 2 мВт на каждый вход.

a ИНТЕРФЕЙС МЕЖДУ СИСТЕМАМИ С НАПРЯЖЕНИЯМИ ПИТАНИЯ 2.5 В И 3.3 В ШИНА +2.5В ШИНА +3.3В ПРЯМОЕ ЛОГИКА A СОЕДИНЕНИЕ ЛОГИКА +2.5В ± 10% +3.3В ± 10% (+2.25 В МИН) НЕОБХОДИМО ОБЕСПЕЧИТЬ 2 В МИН.

ПОДТЯГИ- ШИНА +3.3В ШИНА +2.5В 1.6 кОм ВАЮЩИЙ ЛОГИКА РЕЗИСТОР B ЛОГИКА +2.5В ± 10% +3.3В ± 10% 3.4 мВт ПРИ 50% (+2.25 В МИН) СКВАЖНОСТИ ПРЕОБРАЗОВАТЕЛЬ ШИНА +3.3В ШИНА +2.5В ЛОГИКА C ЛОГИКА +2.5В ± 10% +3.3В ± 10% (+2.25 В МИН) 2 мВт Рис.10. a Литература по интерфейсам низкого напряжения 1. P. Alfke, Low-Voltage FPGAs Allow 3.3V/5V System Design, Electronic Design, p. 70-76, August 18, 1997.

2. AA Alkaline Battery Discharge Characteristics, Duracell Inc., Berkshire Corporate Park, Bethel, CT 06801, http://www.duracell.com 3. Joint Electron Device Engineering Council (JEDEC), Standard 8-5, October 1995.

4. QS3384 Data Sheet, Integrated Device Technology (IDT), Inc., 2975 Stender Way, Santa Clara, CA 95054, http://www.idt.com 5. Pericom Semiconductor Corporation, 2380 Bering Drive, San Jose, CA 95131, http://www.pericom.com 6. 74VCX164245 Data Sheet, Fairchild Semiconductor, 1997.

http://www.fairchildsemi.com 7. H. Johnson, M. Graham, High Speed Digital Design, Prentice Hall, 1993.

a ЗАЗЕМЛЕНИЕ В СИСТЕМАХ СО СМЕШАННЫМИ СИГНАЛАМИ Уолт Кестер, Джеймс Брайант, Майк Бирн Современные системы обработки данных обычно содержат в себе устройства со смешанными сигналами (mixed-signal devices), такие как аналого-цифровые преобразователи (АЦП), цифро-аналоговые преобразователи (ЦАП), а также быстродействующие цифровые сигнальные процессоры (DSP). Обработка аналоговых сигналов требует большого динамического диапазона, поэтому возрастает роль высокопроизводительных ЦАП и АЦП. Обеспечение широкого динамического диапазона с низкими шумами во враждебном цифровом окружении возможно только при использовании эффективных приемов проектирования высокоскоростных схем, включающих в себя технически грамотную трассировку сигнала, развязку и заземление.

В прошлом "высокоточные низкоскоростные" схемы обычно рассматривались отдельно от так называемых "высокоскоростных" схем. В том, что касается АЦП и ЦАП, частота отсчетов (или обновления на выходе) обычно рассматривалась как критерий скорости работы схемы. Однако следующие два примера показывают, что на практике большинство современных ИС обработки сигналов являются "высокоскоростными" и поэтому должны рассматриваться как таковые для достижения хороших результатов. Это касается цифровых сигнальных процессоров (DSP), АЦП и ЦАП.

Все АЦП выборки (АЦП со схемой выборки-запоминания), используемые в системах обработки сигналов, работают с достаточно высокоскоростными генераторами тактовых импульсов с малым временем нарастания и спада (обычно несколько наносекунд) и должны рассматриваться как высокоскоростные устройства, даже если их производительность (частота отсчетов) представляется невысокой. Например, 12 разрядный АЦП последовательного приближения (SAR) типа AD7892 работает при внутренней тактовой частоте 8 MГц, тогда как его частота отсчетов составляет только 600 кГц.

Для сигма-дельта (-) АЦП также требуется высокочастотный тактовый генератор, т.к.

такие АЦП имеют высокий коэффициент передискретизации. 16-разрядный АЦП AD имеет частоту обновления на выходе (эффективную частоту отсчетов), равную 195 кГц, но в действительности производит выборку с частотой 12.5 МГц (в 64 раза выше). Даже так называемые низкочастотные сигма-дельта (-) АЦП промышленного назначения с высоким разрешением (имеющие частоту обновления на выходе от 10 Гц до 7.5 кГц) работают при тактовой частоте 5 МГц или выше и обеспечивают 24-разрядное разрешение (например, микросхемы фирмы Analog Devices типа AD7730 и AD7731).

Еще более осложняет вопрос то, что ИС со смешанными сигналами содержит как аналоговую, так и цифровую части, и поэтому многие возникающие проблемы связаны с неправильным заземлением. К тому же некоторые ИС со смешанными сигналами имеют относительно низкие цифровые токи, в то время как у других они велики. Во многих случаях с точки зрения оптимального заземления эти два варианта должны рассматриваться отдельно.

Проектировщики цифровых и аналоговых устройств склонны рассматривать устройства со смешанными сигналами с различных позиций, и цель этой главы – разработать общую философию заземления, которая будет работать в большинстве устройств со смешанными сигналами, без необходимости изучения специфических деталей их внутреннего устройства.

a ПОВЕРХНОСТИ ЗАЗЕМЛЕНИЯ И ПИТАНИЯ Обеспечение низкоимпедансных заземляющих поверхностей большой площади очень важно для всех современных аналоговых схем. Заземляющая поверхность действует не только как низкоимпедансный обратный тракт для развязки высокочастотных токов (вызванных работой скоростных цифровых схем), но также минимизирует электромагнитные радиочастотные (EMI/RFI) помехи. Благодаря экранирующему действию заземляющей поверхности чувствительность устройства ко внешним помехам также уменьшается.

Заземляющие поверхности также позволяют передавать высокоскоростные цифровые и аналоговые сигналы с использованием технологий линий передач (полосковую или микрополосковую), там, где требуется получить определенное характеристическое сопротивление линии.

Использование шины-проводника в качестве заземления категорически неприемлемо из за ее импеданса на частоте, соответствующей скорости переключения большинства логических схем. Например провод калибра 22 стандарта AWG (American Wire Gauge), что соответствует диаметру 0,64 мм, обладает индуктивностью около 20 нГн/дюйм.

Проходящий по этому проводу ток, вызванный логическим сигналом и имеющий скорость нарастания 10 мА/нс, будет создавать импульс напряжения величиной в 200 мВ на 1 дюйм провода:

i 10mA v=L =20nH =200mV.

t ns Для сигналов, имеющих размах 2 В, это означает ошибку около 200 мВ или 10% (точность приблизительно 3.5 разряда). Даже в полностью цифровых схемах эта ошибка будет означать значительное уменьшение запаса помехоустойчивости.

Рис. 10.13 иллюстрирует ситуацию, когда цифровой ток, возвращающийся по шине "земли", модулирует аналоговый возвратный ток (верхний рисунок). Индуктивность и сопротивление провода, по которому течет обратный ток, являются общими для аналоговой и цифровой схем, это и является причиной взаимодействия и приводит к помехам. Одно из возможных решений – заставить обратный ток идти прямо к общей точке GND REF, как показано на нижнем рисунке. Это – иллюстрация фундаментальной концепции заземления «звездой» или системы с одной точкой заземления. Реализовать настоящее одноточечное заземление в системе, которая содержит большое количество высокочастотных трактов, сложно, т.к. физическая длина каждого провода, по которому течет обратный ток, будет вносить паразитное сопротивление и индуктивность, которые могут сделать затруднительным обеспечение низкоимпедансного заземления для токов высокой частоты. На практике тракт возвратного тока должен включать в себя заземляющие поверхности большой площади для того, чтобы обеспечить низкое сопротивления для высокочастотных токов. Таким образом, без низкоимпедансной заземляющей поверхности практически невозможно избежать появления общего для аналоговой и цифровой схем тракта заземления, особенно на высоких частотах.

Все выводы заземления микросхем должны соединяться с помощью пайки прямо с низкоимпедансной заземляющей поверхностью с целью минимизировать последовательную индуктивность и сопротивление. Использование традиционных панелек (разъемов) для микросхем в высокоскоростных устройствах не рекомендуется.

Добавочная индуктивность и емкость даже «низкопрофильных» панелек может привести к нарушению работы схемы из-за появления дополнительных трактов. Если панельки всё a же должны быть использованы с микросхемой в DIP-корпусе, например, при конструировании прототипа, то имеет смысл использовать «панельку-разъем» или наборную панельку из отдельных гнезд. Существуют панельки-разъемы со встроенным развязывающим конденсатором или без него (по каталогу AMP № 5-330808-3 и 5-330808 6). Они имеют позолоченные пружинные контакты, которые обеспечивают хорошее электрическое и механическое соединение с выводами ИС. Однако многократное использование может ухудшить их параметры.

Выводы питания должны быть развязаны прямо на заземляющую поверхность с помощью низкоиндуктивных керамических конденсаторов для поверхностного монтажа (SMD).

Если используется конденсатор для обычного монтажа, то его выводы должны иметь длину не более 1 мм. Керамические конденсаторы должны быть расположены как можно ближе к выводам питания микросхемы. Для дополнительной развязки могут также потребоваться ферритовые бусины.

ЦИФРОВЫЕ ТОКИ, ПРОХОДЯЩИЕ ПО АНАЛОГОВОМУ ВОЗВРАТНОМУ ТРАКТУ, СОЗДАЮТ НАПРЯЖЕНИЕ ОШИБКИ ID IA НЕПРАВИЛЬНО + + АНАЛОГ. ЦИФР.

VD VA СХЕМЫ СХЕМЫ Vвх GND ID IA + ID REF ID IA ПРАВИЛЬНО + + АНАЛОГ.

ЦИФР.

VD VA СХЕМЫ СХЕМЫ Vвх GND IA REF ID Рис. 10. ДВУСТОРОННЯЯ ИЛИ МНОГОСЛОЙНАЯ ПЕЧАТНАЯ ПЛАТА Каждая печатная плата в системе должна иметь хотя бы один слой, полностью отведенный под заземляющую поверхность. В идеале двусторонняя плата должна иметь одну сторону, полностью отведенную под заземление и вторую – для различных соединений. На практике это невозможно, т.к. частично заземляющая поверхность, разумеется, должна быть удалена для отведения места под дорожки питания и сигналов, межслойные переходы и сквозные монтажные отверстия. Тем не менее как можно больше площади заземляющей поверхности должно быть сохранено, хотя бы 75% необходимо оставить. После окончания предварительной разводки платы поверхность заземления a должна быть аккуратно проверена для того, чтобы убедиться, что не осталось изолированных "островков" заземления, т.к. выводы заземления микросхем, расположенные на таких островках, не будут иметь связи с заземляющей поверхностью.

Также заземляющая поверхность должна быть проверена на предмет слишком тоненьких соединений между соседними большими площадями, которые могут значительно уменьшить эффективность заземляющей поверхности. Можно даже и не говорить, что при автоматической разводке платы обычно возникают неполадки в работе устройства со смешанными сигналами, поэтому настоятельно рекомендуем доводить плату вручную.

Системы, в которых интегральные микросхемы для поверхностного монтажа расположены тесно, будут иметь большое число соединений, поэтому здесь нужно использовать многослойные платы. Это позволит хотя бы один слой полностью отвести под заземление. В простой 4-слойной плате два внутренних слоя обычно используются для заземляющей поверхности и поверхности питания, а два внешних слоя – для выполнения соединений между установленными компонентами. Расположение питающей и заземляющей поверхностей в соседних слоях обеспечивает дополнительную межповерхностную емкость, которая способствует высокочастотной развязке тока питания. В большинстве систем четырех слоев недостаточно, и требуются дополнительные слои для трассировки линий сигналов, а также питания.

БЕЗ ЗАЗЕМЛЯЮЩИХ ПОВЕРХНОСТЕЙ НЕ ОБОЙТИСЬ!

Используйте для заземления (и питания) поверхности большой площади, чтобы обеспечить низкоимпедансный путь для возвратного тока (Необходимо использовать как минимум двустороннюю плату!) Двусторонние платы:

Избегайте многочисленных сквозных соединений и межслойных переходов, из-за которых уменьшается площадь поверхности заземления Отводите под заземление не менее 75% площади одной стороны платы Многослойные платы:

Отведите как минимум один слой под поверхность заземления Отведите как минимум один слой под поверхность питания Используйте по меньшей мере 30 – 40% выводов соединителя печатной платы для заземления Продолжайте поверхность заземления на материнскую плату до источника питания Рис. 10. a МНОГОПЛАТНЫЕ СИСТЕМЫ СО СМЕШАННЫМИ СИГНАЛАМИ Лучший способ минимизировать импеданс заземления в многоплатной системе – использовать "материнскую плату" в качестве объединительной для организации соединения между платами, и, кроме того, обеспечить продолжение заземляющей поверхности на общую плату. В соединителе печатной платы хотя бы 30-40% выводов должно быть отведено под заземление, и эти выводы должны быть связаны с заземляющей поверхностью на материнской объединяющей плате. Для окончательного завершения устройства заземления системы существуют два способа:

1. Заземляющая поверхность на объединяющей плате может быть соединена с "землей" монтажной панели (шасси) во многих точках, таким образом равномерно распределяя различные пути возвратного тока. Этот способ обычно называется "многоточечным" заземлением и его схема показана на рис. 10.15.

2. Заземляющая поверхность может быть подключена по схеме "звезды" к единственной в системе точке заземления (обычно вблизи источника питания).

КОНЦЕПЦИЯ МНОГОТОЧЕЧНОГО ЗАЗЕМЛЕНИЯ VA ПЕЧАТНАЯ VD VA ПЕЧАТНАЯ VD ПЛАТА ПЛАТА ЗАЗЕМЛЯЮЩАЯ ЗАЗЕМЛЯЮЩАЯ ПОВЕРХНОСТЬ ПОВЕРХНОСТЬ ЗАЗЕМЛЯЮЩАЯ МАТЕРИНСКАЯ ПОВЕРХНОСТЬ ПЛАТА СОЕДИНЕНИЕ VA ЗАЗЕМЛЕНИЯ ИСТОЧНИК С ШАССИ ПИТАНИЯ VD Рис. 10. Первый подход чаще всего используется в чисто цифровых системах, но может быть использован и в системах со смешанными сигналами, если токи заземления цифровых схем достаточно малы и распределены на больших площадях. Низкий импеданс заземления обеспечивается на всем пути по плате, по объединяющей плате и далее по монтажной панели (шасси). Однако очень важно поддерживать хорошее электрическое соединение в местах, где "земля" связана с металлической монтажной панелью. Для этого необходимы металлические винты-"саморезы" или шайбы с насечками. Особое внимание a соединению должно быть уделено там, где в качестве материала монтажной панели используется алюминий, т.к. его поверхность проявляет себя как изолятор.

Второй подход (заземление "звездой") часто используется в высокоскоростных системах с смешанными сигналами, имеющих отдельные аналоговую и цифровую системы заземления, и ниже обсуждается более подробно.

РАЗДЕЛЕНИЕ АНАЛОГОВОГО И ЦИФРОВОГО ЗАЗЕМЛЕНИЯ В системах со смешанными сигналами с большим числом цифровых схем весьма желательно физически отделить чувствительные аналоговые компоненты от шумных цифровых компонентов. Также пойдет на пользу использование раздельных заземляющих поверхностей для аналоговых и цифровых схем. Эти поверхности не должны перекрываться для того, чтобы уменьшить емкостную связь между ними. Раздельные аналоговая и цифровая заземляющие поверхности продолжаются на объединительной плате с использованием или заземляющей поверхности материнской платы, или "экранирующего заземления", которое выполняется при помощи проводов заземления, чередующимися в разъёме с сигнальными проводами. На структурной схеме, показанной на рис.10.16, видно, что две заземляющих поверхности на всем своем протяжении идут отдельно до точки заземления "звездой", которая обычно располагается около источника питания. Соединение заземляющих поверхностей и источника питания в точке заземления "звездой" должно быть выполнено с помощью многочисленных шин или толстого медного жгута для минимизации сопротивления и индуктивности. Пара встречно параллельных диодов Шотки имеется на каждой печатной плате для предотвращения случайного появления постоянного напряжения между двумя заземляющими системами в момент, когда платы вставляются или вынимаются. Это напряжение не должно превышать 300 мВ, чтобы избежать выхода из строя ИС, которая подключена как к аналоговой, так и к цифровой заземляющим поверхностям. Предпочтительно использовать диоды Шотки, так как они имеют малую емкость и малое падение напряжения в режиме прямого тока. Низкая емкость позволяет избежать связи по переменному току между аналоговой и цифровой заземляющими поверхностями. Диоды Шотки начинают проводить при прямом напряжении около 300 мВ, и если ожидаются большие токи, может понадобиться несколько параллельно соединенных диодов. В некоторых случаях вместо диодов Шотки могут быть использованы дроссели с ферритовыми бусинами, однако они вызывают появление паразитных контуров с замыканием через "землю" по постоянному току, которые могут вызвать проблемы в прецизионных системах.

a РАЗДЕЛЕНИЕ АНАЛОГОВОЙ И ЦИФРОВОЙ ЗАЗЕМЛЯЮЩИХ ПОВЕРХНОСТЕЙ ПЕЧАТНАЯ ПЕЧАТНАЯ VA ПЛАТА VD VA ПЛАТА VD ЦИФРОВАЯ АНАЛОГОВАЯ ЦИФРОВАЯ АНАЛОГОВАЯ ЗАЗЕМЛЯ- ЗАЗЕМЛЯ- ЗАЗЕМЛЯ ЗАЗЕМЛЯ ЮЩАЯ ЮЩАЯ ЮЩАЯ ЮЩАЯ ПОВЕРХНОСТЬ ПОВЕРХНОСТЬ ПОВЕРХНОСТЬ ПОВЕРХНОСТЬ A D A D ЦИФРОВАЯ ЗАЗЕМЛЯ- ЮЩАЯ ПОВЕРХНОСТЬ ОБЪЕДИНИТЕЛЬНАЯ ПЛАТА АНАЛОГОВАЯ ЗАЗЕМЛЯ- ЮЩАЯ ПОВЕРХНОСТЬ VA ИСТОЧНИК ТОЧКА ЗАЗЕМЛЕНИЯ ПИТАНИЯ VD "ЗВЕЗДОЙ" Рис. 10. Обязательно нужно обеспечить сопротивление заземляющих поверхностей как можно меньшим на всем пути к точке заземления "звездой". Переменное или постоянное напряжение более чем 300 мВ между двумя заземляющими поверхностями может не только вывести из строя ИС, но и вызвать ошибочное включение логического элемента и, возможно, переход в фиксированное состояние.

ЗАЗЕМЛЕНИЕ И РАЗВЯЗКА ИС СО СМЕШАННЫМИ СИГНАЛАМИ И НЕБОЛЬШИМИ ЦИФРОВЫМИ ТОКАМИ Чувствительные аналоговые компоненты, такие как усилители и источники опорного напряжения, всегда подключаются и развязываются на аналоговой заземляющей поверхности. АЦП и ЦАП (и другие ИС со смешанными сигналами) с небольшими цифровыми токами обычно должны рассматриваться как аналоговые компоненты и также заземлены и развязаны на аналоговой заземляющей поверхности. На первый взгляд это может показаться несколько противоречивым, т.к. преобразователь имеет и аналоговый и цифровой интерфейс, и он имеет выводы, обычно обозначенные как аналоговое заземление (AGND) и цифровое заземление (DGND). Схема, показанная на рисунке 10.17 поможет разобраться с этим кажущимся затруднением.

a ПРАВИЛЬНОЕ ЗАЗЕМЛЕНИЕ МИКРОСХЕМЫ СО СМЕШАННЫМИ СИГНАЛАМИ С НЕБОЛЬШИМИ ЦИФРОВЫМИ ТОКАМИ ДРОССЕЛЬ С ФЕРРИ VD VA ТОВОЙ БУСИНКОЙ A D VA LP LP СМ.

ТЕКСТ RP RP CПАРАЗ.

ШИНА ДАННЫХ R ДАННЫЕ БУФЕР АНАЛОГ. ЦИФР.

ИЛИ AIN/ СХЕМА СХЕМА РЕГИСТР OUT A B CПАРАЗ.

CВХ = 10 пФ RP RP IA ID LP LP AGND DGND КОРОТКОЕ СОЕДИНЕНИЕ V D ШУМА A A A = АНАЛОГОВАЯ ЗАЗЕМЛ. ПОВЕРХНОСТЬ D = ЦИФРОВАЯ ЗАЗЕМЛ. ПОВЕРХНОСТЬ Рис. 10. Внутри микросхем, которые имеют как аналоговую так и цифровую схемы, например АЦП или ЦАП, "земли" обычно разделяются для предотвращения влияния цифровых сигналов на аналоговую часть. На рис.10.17 показана упрощенная модель преобразователя. Проектировщик ИС ничего не может поделать с индуктивностью и сопротивлением соединений, идущих от контактов на кристалле к выводам корпуса ИС, только оставить их как есть. Цифровые токи, имеющие резкие перепады, создают напряжение в точке В, которое неизбежно передается в точку А аналоговой схемы через паразитную емкость СПАРАЗ. К тому же неизбежно присутствует паразитная емкость между каждым выводом корпуса ИС, равная приблизительно 0.2 пФ. И задача проектировщика ИС – заставить микросхему работать, несмотря на это. Однако для того, чтобы предотвратить дальнейшее влияние, выводы AGND и DGND должны быть соединены с аналоговой заземляющей поверхностью кратчайшим путем. Любое дополнительный импеданс в соединении DGND с "землей" приведет к образованию дополнительного цифрового шума в точке В, что, в свою очередь, наведет дополнительный цифровой шум в аналоговой схеме за счет паразитной емкости.

Обратите внимание, что при соединении DGND с цифровой заземляющей поверхностью напряжение шума VШУМА будет прикладываться между выводами AGND и DGND, что приведет к неудаче!

Обозначение вывода микросхемы как "DGND" говорит о том, что этот вывод связан с цепью заземления цифровой части ИС. Но это не подразумевает, что этот вывод должен быть соединен с цифровым заземлением системы.

a Конечно, такая компоновка может привести к появлению небольшого цифрового шума в аналоговой заземляющей поверхности. Но эти токи обычно достаточно малы, и могут быть минимизированы, если гарантировать минимальную нагрузку на выходе преобразователя (обычно преобразователь и проектируется с маломощными выходами).

Уменьшение нагрузки на цифровых выходах преобразователя, кроме того, сделает логические переходы сигнала на выходе преобразователя свободными от переходных процессов и минимизирует цифровые токи переключения, и таким образом уменьшит любое возможное влияние на аналоговую часть преобразователя. Вывод питания цифровой части (VD) может быть дополнительно изолирован от источника аналогового питания при помощи высокодобротного дросселя с ферритовой бусиной, как показано на рис.10.17. Внутренние импульсные цифровые токи преобразователя будут идти по небольшому контуру от VD через конденсатор развязки к DGND (этот путь показан на схеме толстой линией). Импульсные цифровые токи, таким образом, не появятся вне контура на аналоговой заземляющей поверхности, а будут циркулировать в контуре.

Развязывающий конденсатор на выводе VD должен быть установлен как можно ближе к преобразователю, чтобы минимизировать паразитную индуктивность. В качестве данных конденсаторов должны быть применены низкоиндуктивные керамические конденсаторы, обычно величиной от 0.01 до 0.1 мкФ.

ВНИМАТЕЛЬНО ОТНЕСИТЕСЬ К ЦИФРОВОМУ ВЫХОДУ АЦП Всегда полезно подключать буферный регистр к выходу преобразователя (как показано на рис. 10.17) с целью изолировать цифровые цепи преобразователя от шумов, присутствующих на шине данных. Данный регистр также служит для минимизации нагрузки на цифровых выходах преобразователя и действует как экран между этими цифровыми выходами и шиной данных. Даже несмотря на то, что многие преобразователи имеют входы/выходы с тремя состояниями, применение подобного изолирующего регистра остается оправданным. В некоторых случаях для обеспечения большей развязки может быть желательным добавление еще одного буферного регистра на аналоговой заземляющей поверхности после выхода преобразователя.

Pages:     | 1 |   ...   | 3 | 4 || 6 |



© 2011 www.dissers.ru - «Бесплатная электронная библиотека»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.