WWW.DISSERS.RU

БЕСПЛАТНАЯ ЭЛЕКТРОННАЯ БИБЛИОТЕКА

   Добро пожаловать!

Pages:     | 1 || 3 |

«Министерство Российской Федерации Томский политехнический университет Е.Л. Собакин ЦИФРОВАЯ СХЕМ ОТЕХНИКА Часть I Учебное пособие Томск 2002 УДК 681.325.6 Собакин Е.Л. Цифровая ...»

-- [ Страница 2 ] --

При этом на выходе элемента напряжение близко к нулю (не более 0,4В). На графике этой характеристики отмечены некоторые значения входного на пряжения, превышение которых может привести к изменению состояния ло гического элемента. Если элемент находился в состоянии лог.1, причём на входе было напряжение Uвх = 0,4В, и возникает положительный импульс по мехи с амплитудой больше U пор.1 (пороговое напряжение, см. точку в на пе реходной характеристике рис.1.24,б), то элемент перейдёт из состояния лог. в состояние лог.0. С другой стороны, если элемент находился в состоянии лог.0 (точка г на рис.1.24,б) и возникает на входе отрицательный импульс помехи с такой амплитудой, что входное напряжение становится меньше Uпор.2, то элемент перейдёт из состояния лог.0 в состояние лог.1. Таким обра зом, эти пороговые напряжения характеризуют помехоустойчивость работы логических элементов. И ещё одно существенное замечание. Обратите вни мание на участок в – г, он линейный и направлен под достаточно большим углом к оси абсцисс. Если выбрать «рабочую точку» логического элемента на середине этого линейного участка (подачей соответствующего входного на пряжения смещения), то элемент можно использовать как усилитель малых входных сигналов. В частности, для микросхем серий ТТЛ в таком «качест ве» логические элементы способны усиливать милливольтовые входные сиг налы с коэффициентом усиления до 10.

На рис.1.24,а указаны номиналы резисторов для элементов со стандарт ной нагрузочной способностью. При этом каждый вход элемента создаёт «единичную» нагрузку для элемента, от которого берётся входной сигнал.

Поскольку все элементы типовые, то с элемента-нагрузки нагрузочный ток вытекает и протекает через транзистор VT4, когда он открыт. Если учесть, что номинальное напряжение питания составляет 5В, а сопротивление R1 в цепи базы многоэмиттерного транзистора равно приблизительно 4кОм, то ток по цепи база-эмиттер этого транзистора составит 1,6мА. Этот ток при нимается за единичную нагрузку. Максимально допустимый ток коллектора у транзистора VT4 составляет приблизительно 16мА. Таким образом, стан дартная нагрузочная способность логического элемента равна 10. Величина сопротивления резистора R4 (130Ом) выбирается, исходя из условия обеспе чения устойчивой работы элемента при коротких кратковременных замыка ниях выхода на «корпус», то есть на общий полюс источника питающего на пряжения. Поэтому этот резистор выполняет защитные функции, чтобы транзистор VT3 не вышел из строя. Кроме того, резистор R4 ограничивает силу вытекающего (положительного) выходного тока. Часто выход логиче ского элемента подключается к светоизлучающим диодам, рабочий ток кото рых составляет не более 10мА. Чтобы светодиод не вышел из строя, необхо димо последовательно с ним включить резистор с номиналом (1,2…2,4) кОм.

Диод VD3 служит для создания отрицательного напряжения смещения на базе транзистора VT3 в те моменты времени, когда этот транзистор от крыт. Тем самым создаются условия быстрого запирания транзистора VT при изменении состояния логического элемента.

Диоды VD1 и VD2 называют демпфирующими, включены они встречно по отношению к полярности питающего напряжения и выполняют защитную функцию – предохраняют от попадания отрицательного входного напряже ния в эмиттерные цепи транзистора VT1 и тем самым защищают его от вы хода из строя.

Стандартный базовый элемент потребляет в среднем Рпот.=20 мВт мощ ности, и ток I пот = (1,5…2) мА.

Базовый элемент микромощных серий ИМС, например К134, отличается от приведённого на рис.1.24,а элемента тем, что номиналы резисторов вы браны в сторону увеличения (R1 – 40 кОм, R2 – 20 кОм, R3 – 12 кОм, R4 – 500Ом). Поэтому средняя потребляемая мощность не превышает одного милливатта (1 мВт).

Кроме стандартного базового элемента, в сериях микросхем имеются элементы с повышенной нагрузочной способностью, элементы с открытым коллекторным выходом, открытым эмиттерным выходом и элементы с «тремя состояниями» выхода.

Повышенная нагрузочная способность достигается, если номиналы резисторов в схеме рис.1.24,а изменить в меньшую сторону и вместо транзи стора VT3 включить составной транзистор из двух транзисторов (рис.1.25,а).

Такие логические элементы называют мощными. В серии К155, например, есть микросхема К155ЛА6, представляющая два элемента 4И-НЕ с повы шенной нагрузочной способностью. Коэффициент разветвления по выходу Рис.1.25. Видоизменения базового логического элемента ИМС ТТЛ: мощный элемент 2И-НЕ (а);

элемент 2И-НЕ с открытым коллекторным выходом (б);

элемент 2И-НЕ с открытым эмиттерным выходом (в);

расширитель по ИЛИ на 8 входов(г);

УГО пере численных элементов, соответственно (д, е, ж, з) равен 30. Условное графическое обозначение элемента 2И-НЕ с мощным вы ходом показано на рис.1.25,д.

Элементы с открытым коллекторным выходом получаются, если в схеме рис.1.24,а убрать транзистор VT3 (рис.1.25,б). Как видно по этой схе ме, на выходе никогда не будет напряжение лог.1, а чтобы его получить, не обходимо нагрузку Rн включать между полюсом источника питания и выхо дом элемента. В качестве источника питающего напряжения может быть ис пользован источник с иным номинальным напряжением. Такие элементы можно применять для управления электромагнитными реле постоянного тока либо сигнальными лампами. УГО такого элемента приведено на рис.1.25,е.

Элемент с открытым эмиттерным выходом можно организовать, если в схеме рис.1.24,а убрать транзистор VT4. Тогда получится схема рис.1.25,в.

Ясно, что при такой схеме на выходе элемента не получить сигнал лог.0.

Чтобы правильно работал такой элемент, необходимо нагрузку включать ме жду общим полюсом источника питания и выходом элемента. При этом если транзистор VT3 откроется, то на выходе будет сигнал лог.1. УГО элемента показано на рис.1.25,ж.

Расширители по ИЛИ состоят только из многоэмиттерного транзисто ра и транзистора фазорасщепляющего каскада (рис.1.25,г). На этом рисунке приведён расширитель на 8 входов (микросхема К155ЛД3), а на рис.1.25,з - её УГО. Ясно, что на выводах коллектора и эмиттера транзистора VT2 не может быть напряжения стандартных уровней лог.0 и лог.1, поэтому «выхо ды» микросхемы на УГО помечены указателями «не логических» входов/ выходов. Если эти выводы подключить, соответственно, к «входам» расши рения по ИЛИ, то достаточно просто реализуется элемент И-ИЛИ-НЕ. А вхо ды расширения по ИЛИ организуются дополнительным выводом от коллек тора и от эмиттера транзистора фазорасщепляющего каскада (VT2) стандарт ного элемента И-НЕ (рис.1.24,а) на отдельные выводы микросхемы. В таком случае говорят, что реализуется «монтажное ИЛИ».

Наконец, элемент с тремя состояниями выхода получится, если в схе ме базового элемента (рис.1.24,а) предусмотреть отдельный вход для одно временного управления транзисторами VT3 и VT4 выходного каскада.

Управление осуществляется по базам этих транзисторов так, что при сигнале лог.0 на базах оба транзистора оказываются закрытыми, и выход элемента, как бы, «изолируется» от общего полюса и активного полюса источника пи тания. Это - состояние высокого выходного сопротивления или, ещё принято говорить, состояние высокого «импеданса». Оно и принимается за «третье» состояние, а два других - активные состояния лог.0 и лог.1. Естественно, что элемент, находясь в третьем состоянии, не будет реагировать на другие вход ные сигналы. (Мы не рассматриваем принципиальную схему таких элемен тов, так как не в этом цель настоящего пособия.) Элементы с тремя состояниями выхода используются в цифровых уст ройствах для организации магистральных связей между центральным процессором и многими источниками-приёмниками информации. Сущность такой связи заключается в том, что одна и та же двухпроводная линия связи используется для передачи и приёма сигналов от многих источников к соот ветствующим приёмникам. Только в каждый рассматриваемый интервал (и момент) времени осуществляется связь между одним источником и одним приёмником (активна только одна пара), а все другие как бы «отключены» от магистрали (находятся в «третьем» состоянии). Благодаря применению эле ментов и функциональных узлов, имеющих три состояния, можно организо вать указанный вид связей. В связи с этим уместно отметить, что кроме рас смотренных логических элементов и их разновидностей, существуют так на зываемые «приёмопередатчики», в функцию которых входит согласование сигналов по уровню и усиление передаваемых в линию и принимаемых из линии связи сигналов. Как правило, это не просто «элементы», а функцио нальные узлы специального назначения, выпускаемые в интегральном ис полнении. Эти узлы обладают двунаправленным действием, под которым понимается взаимозаменяемость входов и выходов. Все рассмотренные выше элементы обладают однонаправленностью действия (у них нельзя поменять вход с выходом).

2. Комбинационные устройства на микросхемах малой степени интеграции Выше уже были даны понятия комбинационных и последовательност ных логических устройств. Рассмотрим теперь формализованные методы построения таких устройств на логических элементах. В теории конечных автоматов аналогичная задача носит название «синтеза примитивных автома тов». В общем случае синтез комбинационных устройств состоит из абст рактного синтеза и структурного синтеза.

Синтезировать некоторое устройство - это означает: по заданным ус ловиям функционирования этого устройства отыскать конкретное его техни ческое решение, которое бы удовлетворяло заданным условиям функциониро вания и заданным техническим требованиям. Другими словами, задача син теза аналогична задаче проектирования нового устройства, когда известны условия его работы, но не известна его техническая реализация.

Обычно условия функционирования формулируются на естественном языке, а для поиска технического решения требуется произвести описание этих условий и устройства в целом на формальном языке. Затем от формаль ного описания по определённым правилам перейти к функциональной либо принципиальной его схеме. При пользовании формальными методами синте за (проектирования) обязательным требованием является нахождение логико математической модели синтезируемого устройства, по которой отыскивает ся функциональная, а затем и принципиальная схема.

Как правило, синтез - это многоэтапный процесс, последовательное вы полнение этапов которого позволяет достичь желаемой цели.

Совокупность этапов, в результате выполнения которых становится из вестной и представленной в желаемом виде логико-математическая мо дель устройства, составляют сущность и содержание абстрактного синтеза.

Основной задачей структурного синтеза является отыскание конкрет ной структуры устройства, т.е. такого представления устройства, когда ста новятся известными номенклатура его функциональных блоков и конфигу рация связей между ними. При «классической постановке» задачи проекти рования совокупность этапов структурного синтеза носит название функцио нально-логического проектирования устройств.

Основной методологией проектирования считается проектирование «сверху - вниз»: от общих представлений об устройстве к его конкретному представлению, позволяющему создать устройство. Если устройство доста точно сложное, то возникает предварительная задача разделения его на со ставные более «простые» части (функциональные блоки). При этом в основу разделения кладутся методы функциональной декомпозиции, и часто это вы полняется эвристическими методами. Затем синтез отдельных блоков прово дится формальными методами.

При синтезе комбинационных устройств абстрагируются от фактора времени, поэтому считают, что все сигналы (входные, выходные и промежу точные) изменяются мгновенно, «скачком». При этом условии вполне спра ведливо описание устройств на языке алгебры логики (булевыми функция ми). Следовательно, в общем случае, логико-математические модели уст ройств будут представлены системами булевых функций. Причём число функций будет определяться количеством выходных сигналов устройства, а число аргументов каждой из функций - количеством входных сигналов, ко торые влияют на значения соответствующего выходного сигнала (и соответ ствующей функции).

Допустим, что некоторое комбинационное устройство имеет n входов и m выходов. Поставим входным сигналам в однозначное соответствие логиче ские (входные) переменные х1, х2, …хn, а выходным сигналам - функции Y1, Y2, …Ym (выходные переменные). Тогда устройство можно описать следую щей системой функций (его логико-математической моделью):

Y1 = F1 (x1, x2, …xn);

Y2 = F2 (x1, x2, …xn);

(2.1) - - - - - - - Yn = Fn (x1, x2, …xn).

Система (2.1) соответствует случаю, когда все функции зависят от пол ного множества аргументов, причём каждая функция представлена в неявной форме. Функционалы F1, F2,… Fn, составляются из символов алгебры логики и неявно отображают зависимости функций от аргументов. Возможны вари анты, когда некоторые из функций зависят от некоторых подмножеств пол ного множества аргументов.

Задача абстрактного синтеза заключается в получении модели (2.1) только в явной форме, когда все функционалы «раскрыты» до рассмотренных в первой главе пособия логических операций.

В общем случае логический метод синтеза состоит из следующих этапов (этапов синтеза):

1. Формализация условий функционирования устройства.

2. Поиск логико-математической модели устройства, её минимизация и приведение модели в выбранный базис.

3. Выбор функционально полного набора логических элементов и по строение функциональной схемы устройства.

4. Анализ функционирования устройства на соответствие заданным ус ловиям функционирования.

5. Выбор элементной базы и построение принципиальной схемы устрой ства.

Первые два этапа относятся к абстрактному синтезу, а последующие этапы к структурному синтезу устройств.

2.1. Основные и частные задачи логического синтеза устройств Основной задачей первого этапа является формализация условий функционирования устройства. В зависимости от сложности устройства мо жет потребоваться его декомпозиция на составные части, что позволит упро стить задачу синтеза устройства в целом. Формализация заключается во вве дении символики на все входные (независимые) и выходные сигналы, и в оп ределении значений выходных сигналов при фиксированных значениях вход ных сигналов. Тем самым будет неявно определена зависимость выходных сигналов (функций) от входных сигналов (аргументов функций). Это проще всего сделать с помощью карт Карно, составив их для каждой из функций.

Частной задачей, возникающей на первом этапе, является доопределе ние значений выходных сигналов (и функций) при не оговорённых условиях.

Это - задача синтеза по неполностью заданным условиям. Если «заказчик» не настаивает на конкретном варианте реакции устройства на такие условия, то целесообразно построить карты Карно, указав условные значения функций при соответствующих комбинациях входных переменных. Произвольное доопределение условий работы устройства может привести к неоправдан ным затратам на его создание. Поэтому названную процедуру следует вы полнить при минимизации логико-математической модели устройства.

Основной задачей второго этапа синтеза является отыскание логико математической модели устройства в явном виде. Как правило, эта модель отыскивается в нормальной дизъюнктивной либо нормальной конъюнктив ной форме (ДНФ либо КНФ). Причём с целью сокращения будущих аппара турных затрат целесообразно представить модель в минимальных формах.

Следует отметить, что задача построения устройства (его синтеза) ста вится, когда его элементная база (по видам физических элементов) предопре делена, либо предположительно выбрана. Например, известно, что надо по строить релейно-контактное устройство, либо построить аналогичное уст ройство на микросхемах. Поэтому при поиске минимальных форм алгебраи ческих выражений логических функций следует учитывать возможности элементной базы устройства. Тем не менее, на втором этапе возникают две частные задачи:

1) задача минимизации алгебраических форм функций;

2) поиск алгебраических форм неполностью определённых логических функций.

Обе задачи носят проблемный характер, так как не имеют однозначного решения. В частности, существующие методы минимизации логических функций ориентированы в основном на получение МДНФ либо МКНФ, по скольку разработаны для минимизации функций в базисе {И, ИЛИ, НЕ}. Ме тоды же минимизации логических функций в других базисах разработаны недостаточно либо вообще отсутствуют.

В общем случае задача минимизации формулируется следующим об разом: требуется отыскать такое алгебраическое выражение функции, в котором содержалось бы наименьшее число независимых переменных (букв) и наименьшее число логических символов. Так при минимизации функций в базисе {И, ИЛИ, НЕ} в алгебраическом (минимальном) выражении должно быть наименьшее число переменных и наименьшее число логических символов (конъюнкции, дизъюнкции и инверсии). А при минимизации функций в «смешанном» базисе, содержащем, например, кроме перечисленных симво лов, ещё и символ (суммы по mod2), также должно быть наименьшее число переменных и указанных символов.

Поиск алгебраических выражений неполностью определённых функций также многовариантная задача. В работе [5] изложен метод «неопределённых коэффициентов» для отыскания алгебраических выражений недоопределён ных функций. Однако он практически непригоден для поиска выражений функций от 6 аргументов, громоздок и мало эффективен при неавтоматизи рованном применении («вручную»). Если же применять карты Карно для ми нимизации недоопределённых функций, то сложность получаемых выраже ний будет зависеть от степени недоопределённости и варианта доопределе ния. Этих же вариантов может быть очень много.

Достаточно просто указанные частные задачи решаются на основе визу ально-матричного метода минимизации логических функций, основы ко торого изложены в работах [3, 6]. Этот метод с некоторыми добавлениями будет использован в дальнейшем как основной.

Основной задачей третьего этапа является построение функциональ ной схемы синтезируемого устройства на выбранном или заданном наборе логических элементов. Это выполняется на основе адекватного перехода от минимизированной и представленной в требуемом базисе логико математической модели устройства к его функциональной схеме. Выше были рассмотрены небольшие примеры такого перехода.

Отметим лишь, что такой переход можно осуществить, зная условные графические обозначения (УГО) элементов и порядок построения схемы, предопределяемый приоритетами содержащихся в результирующей логико математической модели логических операций. Результирующей назовём та кую логико-математическую модель, которая принята (выбрана) для по строения функциональной схемы устройства. Частной задачей этого этапа является выбор такого набора логических элементов, который бы обеспечил создание устройства с наименьшими аппаратурными затратами. Поэтому в общем случае строятся несколько функциональных эквивалентных схем од ного и того же устройства, и выбирается некоторый «оптимальный» вариант.

Четвёртый этап (анализ устройства) необходим по той причине, что при поиске логико-математической модели устройства и построении его функциональной схемы могут быть допущены ошибки. Эти ошибки приво дят к нарушению заданного алгоритма работы устройства и потому должны быть выявлены и устранены. В этом и заключается основная задача 4-го этапа.

Методы анализа могут быть различными. Метод анализа выбирается, исходя из поставленной цели анализа. Анализ может быть выполнен в ста тике и в динамике устройства.

Основной задачей анализа устройства в статике является выяснение значений выходных сигналов при фиксированных наборах значений входных сигналов. При этом абстрагируются от фактора времени - все значения вход ных и выходных сигналов считаются установившимися. В этих условиях и находятся значения выходных сигналов. По функциональной схеме, зная «логику работы» каждого элемента («читая» его УГО), определяют значения выходного сигнала элемента в зависимости от значений сигналов на его вхо дах. Такой анализ продолжается до тех пор, пока не будут определены значе ния сигналов на выходах тех элементов, которые образуют выходы устройст ва в целом. Выяснив значение сигналов на выходах, и сопоставив их с задан ными значениями при соответствующих значениях входных сигналов, опре деляют отличия в функционировании полученного устройства в сравнении с заданным алгоритмом функционирования.

Если в результате анализа обнаружены отличия (ошибки), то вновь сле дует вернуться ко второму этапу синтеза (может быть и к первому), чтобы заново проверить логико-математическую модель и скорректировать функ циональную схему синтезированного устройства. В этом заключается цель анализа устройства на соответствие заданным условиям его функциониро вания. Если же ошибок не обнаружено, то переходят к 5-му этапу синтеза.

Дополнительной (частной) задачей анализа на 4-м этапе является ана лиз работы устройства в динамике.

Выше было отмечено, что при формальном описании устройств быстро действием реальных логических элементов пренебрегают, тем не менее, пе реходя к реализации устройства на конкретных физических элементах, быст родействием последних нельзя пренебречь. В моменты изменения входных сигналов входные воздействия распространяются через логические элементы с определёнными задержками во времени, и эти задержки могут привести к появлению непредусмотренных значений сигналов на выходах устройства, поэтому следует предотвратить такие нарушения заданного алгоритма функ ционирования. Именно, эти нарушения и возникают в переходных режимах работы устройств. Задача анализа устройств в динамике и цель этого анализа заключается в поиске указанных нарушений алгоритма, называемых в тео рии конечных автоматов «критическими состязаниями». Как правило, оты скать результат критических состязаний можно только путём построения временных диаграмм выходных сигналов в зависимости от последовательно сти изменения значений входных сигналов и с учётом временных задержек распространения этих сигналов через отдельные логические элементы. Это достаточно сложная задача. Можно предложить некоторые формальные при знаки, по которым можно судить о существовании в устройстве критических состязаний, и соответственно предложить методы их устранения. (Ниже об этом будет сказано более подробно.) Основная задача построения принципиальной схемы устройства (5-го этапа синтеза) заключается в получении такого технического решения уст ройства, которое бы удовлетворяло заданным требованиям к его техниче ским показателям (техническим требованиям). В качестве таких показате лей могут использоваться: потребляемая мощность, заданное быстродействие или граничная частота работы, коэффициент унификации, условия эксплуа тации и так далее. При синтезе устройств на интегральных микросхемах большинству заданных технических требований можно удовлетворить выбо ром соответствующей серии ИМС. Как правило, обеспечиваемые техниче ские показатели должны подтверждаться соответствующими расчётами.

Существуют два вида расчётов принципиальных схем:

1) нормирующие расчёты;

2) поверочные расчёты.

Нормирующие расчёты, выполняются, когда технические показатели не заданы. Здесь задача расчёта - установить «нормальные», номинальные зна чения того или иного показателя. Обычно эти показатели рассчитываются для нормальных условий эксплуатации устройств.

Поверочные расчёты, естественно, выполняются, когда соответствую щие показатели заданы, и цель расчётов - подтвердить, что достигнутые значения соответствуют заданным значениям. Такие расчёты выполняются не только для нормальных условий эксплуатации, но и для изменяющихся усло вий, с учётом, например, заданного диапазона рабочих температур, возмож ного разброса параметров резисторов, конденсаторов и т.д.

В дальнейшем основное внимание будет уделено первым четырём эта пам синтеза, поскольку разработка принципиальных схем по существу не относится к логическому проектированию и применение формальных мето дов при этом ограничено. Однако некоторые вопросы разработки принципи альных схем будут затронуты, там же будут приведены соответствующие примеры.

2.2. Визуально-матричный метод минимизации логических функций (минимизация с помощью карт Карно) Этот метод основан на представлении (задании) логических функций с помощью булевых матриц или картами Карно [7]. Выше мы уже рассмотрели этот способ представления. Карта Карно - это графическое отображение на плоскости полного множества комбинаций аргументов некоторой логической функции от n аргументов. Карта вычерчивается в форме прямоугольника с соотношением сторон 1:2, если n нечётное число, и в форме квадрата, если n чётное число. Область прямоугольника разбивается на 2n элементарных квадратов (клеток), которые образуют строки и столбцы карты. Процедуру разбиения карты на элементарные квадраты можно проследить по рис. 2.1.

Одновременно с разбиением области определения значений аргументов про изводится разметка карты областями единичных значений этих аргументов, - производится «кодирование» столбцов и строк карты. Причём кодирование производится кодом Грэя (двоичным рефлексным кодом), таким образом, что каждому столбцу карты присваивается определённая двоичная комбинация значений аргументов, выбранных для разметки карты «по вертикали». Ана логично размечаются области единичных значений «по горизонтали» карты, тем самым кодируются её строки двоичными комбинациями аргументов, вы бранных для разметки карты по строчкам. В работе [3] рассмотрен иной спо соб разметки карт - не двоичными числами (комбинациями), отображающи ми наборы значений аргументов, а скобками или сплошной чертой, ограни чивающими область единичных значений того или иного аргумента. Под скобкой либо справа от неё ставится идентификатор аргумента (сам аргу мент). В принципе порядок разметки карты аргументами функции не имеет существенного значения. Однако в ряде случаев, зафиксировать порядок разметки весьма полезно особенно в тех случаях, когда функция представля ется в «цифровой» или «числовой» форме.

Сопоставляя карту функций двух аргументов (рис.2.1,а) с картой функ ций 3-х аргументов (рис.2.1,б), видно, что получить последнюю карту можно, дочертив, справа к карте рис.2.1,а такую же по размерности карту и затем разметить её, как показано на рис.2.1,б. Карта же функций 4-х аргументов получается, если к карте функций 3-х аргументов снизу дочертить такую же по размерности карту. Процесс построения карт Карно для функций больше го числа аргументов также регулярен. Этот процесс иллюстрируется рисун ком 2.1,г и рис.2.1,д. Вначале всю площадь прямоугольника разбиваем по вертикали пополам и ставим сверху слева карты скобку, отмечающую об ласть единичных значений первого аргумента (а0). Затем каждую «половину» вновь разбиваем на две равные части, и ставим сверху скобку, обозначаю щую область единичных значений второго аргумента (а1), откладывая от границы изменения значений первого аргумента вправо и влево ровно по площади карты. Вновь делаем разбиение каждой «четверти» на две равные Рис.2.1. Процесс построения и разметки карт Карно части и от границ изменения значений второго аргумента вправо и влево по 1/8 площади карты откладываем отрезки скобок, отмечающих область еди ничных значений третьего аргумента (а2). На этом разбиение карты по вер тикали заканчивается. Аналогично выполняется разбиение карты по горизон тали, в итоге получим карту рис.2.1,д, на которой области единичных значе ний двух других аргументов а3 и а4 отмечены вертикальными скобками. Та ким образом, мы построили карту функций от 5-ти аргументов.

Следуя изложенной методике построения карт Карно, можно построить и соответственно задать функции от большего числа аргументов.

В частности, на карте рис.2.1,д области единичных значений аргументов помечены индексированными переменными а4, а3, а2, а1 и а0. Причём индекс у переменной есть показатель степени числа 2 при определении «весового коэффициента» соответствующей переменной. Если при записи элементар ных конъюнкций, соответствующих каждой клетке карты, зафиксировать по рядок следования аргументов по убыванию индекса, то каждый аргумент (переменная) приобретёт весовой коэффициент, равный весовому коэффици енту разрядов двоичных чисел. Тогда любую комбинацию 5-ти аргументов можно отобразить соответствующим двоичным числом вида <а4а3а2а1а0>.

Само же двоичное число можно получить, руководствуясь следующим пра вилом: если клетка располагается на области единичных значений аргумента, то соответствующий аргумент заменяется единицей (1), а если клетка нахо дится на области нулевых значений аргумента, то он заменяется нулём (0).

Полученные таким образом двоичные числа будут соответствовать номерам конституент при «разложении» функций по условиям истинности (по еди ницам) либо по условиям ложности (по нулям), выраженным в двоичной сис теме счисления. Если двоичное число перевести в десятичную систему счис ления, то найдём десятичный номер конституенты. Эти десятичные номера конституент указаны в карте рис.2.1,д. Такое расположение номеров будет только при условии, что переменной а4 присвоен весовой коэффициент 24=16, переменной а3 - коэффициент 23=8, переменной а2 22=4, а1 21= и переменной а0 20=1. Например, клетке с номером 29 соответствуют сле дующие значения аргументов (рис.2.1,д): а4=а3=а2=а0=1 и а1=0. Таким обра зом, получаем двоичное число (комбинацию символов 0 и1) <а4а3а2а1а0> <11101>. Десятичный эквивалент этой комбинации и есть число 29, являю щееся десятичным номером конституенты вида а4 а3 а2 а0.

a Напомним, конституентами разлож ения логической функции по еди ницам принято называть элементарные конъюнкции всех аргументов функ ции, взятых один раз со знаком либо без знака инверсии. Если элементарный квадрат с единицей располагается на области единичных значений аргумен та, то в конъюнкцию этот аргумент входит без знака инверсии. Если же элементарный квадрат с единицей располагается на области нулевых значе ний аргумента, то он входит в конъюнкцию со знаком инверсии.

Конституентами разлож ения функции по нулям принято называть эле ментарные дизъюнкции, полученные инверсией элементарной конъюнкции, соответствующей конкретному квадрату с нулевым значением функции.

Так для приведённого примера, если в клетке 29 будет указано единич ное значение некоторой функции, этому значению будет соответствовать элементарная конъюнкция вида a4a3a2a1a0, (2.2) если же в этой клетке указано нулевое значение функции, то этому значению будет соответствовать элементарная дизъюнкция a4a3a2a1a0 = a4 + a3 + a2 + a1 + a0.

(2.3) Правая часть выражения (2.3) есть конституента нуля с номером 29 при разложении функции по условиям ложности.

Сделаем существенное для дальнейшего изложения замечание. Карты Карно, в клетки которых проставлены десятичные номера конституент оп ределяемых функций, назовём «размеченными» картами. Размеченные кар ты весьма «удобный инструмент» для представления функций номерами конституент, на которых функция определена, т.е. для представления функ ций в числовой форме. (Об этом речь будет идти ниже.) Визуально-матричный метод минимизации логических функций ос нован на свойствах булевых матриц (по терминологии автора работы [3]) и свойствах визуального восприятия информации о функции, заданной картой Карно. Рассмотрим вначале свойства карт Карно (Karnagh), положенные в основу названного метода. Эти свойства заключаются в следующем:

1. В карте Карно ровно 2n элементарных квадратов, где n - число аргу ментов минимизируемой функции.

2. Карта обладает свойством симметрии. Есть «главные» оси симметрии и «дополнительные». Главные оси (оси первого ранга) делят карту на две равные части по горизонтали и по вертикали (на рис.2.1,д они обозначены римскими цифрами I-I). Оси симметрии для каждой половины карты являют ся осями симметрии второго ранга. На рис.2.1,д они обозначены римскими цифрами II-II и делят каждую половину карты ещё пополам и по горизонта ли, и по вертикали. Могут быть оси симметрии третьего ранга, четвёртого и т.д. в зависимости от размерности карты.

3. Каждая сторона любого элементарного квадрата в карте является гра ницей изменения значений только одного аргумента функции и по ней про ходит одна и только одна ось симметрии.

4. Площади областей единичных значений и нулевых значений для каж дого из аргументов равны друг другу и равны общей площади карты.

5. Элементарные квадраты, расположенные симметрично относительно всех осей симметрии карты, называются «соседними». (Симметрично распо ложенными считаются квадраты, находящиеся и по одну сторону от какой либо оси.) 6. Соседним квадратам соответствуют алгебраические выражения, отли чающиеся друг от друга только значением одного аргумента (переменной).

Именно того аргумента, границей изменения значений которого является рассматриваемая ось симметрии.

Например, элементарные квадраты с номерами 12 и 13 будут соседними (рис.2.1,д), так как они расположены симметрично относительно главной вертикальной оси симметрии, являющейся одновременно границей измене ния значений аргумента а0. Этим квадратам (клеткам) соответствуют элемен тарные конъюнкции:

a4a3a2a1a0, a4a3a2a1a0.

13 (2.4) Как видно из (2.4), эти элементарные конъюнкции отличаются только переменной а0. Естественно, что рядом расположенные клетки также будут соседними.

Рассматриваемый метод минимизации по существу основан на выпол нении операций склеивания и поглощения, которые позволяют упростить алгебраические выражения функций. Выражения (2.4) соответствуют слу чаю, когда в указанных клетках стоят единицы. В этом случае для упрощения применяем операцию склеивания:

(a a4a3a2a1a0 + a4a3a2a1a0 = a4a3a2a1 + a0).

Х = Выражение же, заключенное в скобках, тождественно равно единице в силу справедливого в алгебре логики закона «исключённого третьего». В итоге получим a4a3a2a1.

Х = (2.5) Выражение (2.5) гораздо проще исходного выражения. Если считать, что в указанных клетках стоят нули функции, то следует выполнить операцию поглощения:

(a4 + a3 + a2 + a1 + a0 ) (a4 + a3 + a2 + a1 + a0 ) Y =.

Применяя распределительный закон булевой алгебры относительно умноже ния, получим следующее выражение:

a4 + a3 + a2 + a1 + a0a0 = a4 + a3 + a2 + a1. (2.6) Y = В промежуточном выражении (2.6) есть дизъюнктивный член, равный логи ческому произведению переменной а0, взятой со знаком и без знака инвер сии. Согласно закону исключённого третьего этот член тождественно равен нулю, поэтому в окончательном выражении эта переменная отсутствует, и получено более простое выражение.

Рассмотренные операции при визуально-матричном методе минимиза ции выполняются «визуально» путём составления контуров, охватывающих одинаковые значения, расположенные в соседних клетках матрицы (карты Карно). И даже более того, контур может охватывать совокупность соседних квадратов карты, когда «визуально» выполняется операция склеивания одно временно по нескольким переменным. В этом основное достоинство визу ально-матричного метода по сравнению с другими методами минимизации логических функций. Чтобы получить МДНФ или МКНФ некоторой функ ции, заданной картой Карно, необходимо придерживаться следующих правил составления контуров:

1. В контур могут входить элементарные квадраты только с одинаковы ми значениями функции (либо с 1, либо с 0).

2. В контур входит только совокупность из «соседних» элементарных квадратов числом 2i, где i = 0, 1, 2 и т.д. - ряд целых положительных чисел.

Так, что контуром может быть охвачена одна клетка, две, четыре, восемь и т.д. клеток.

3. Контур должен симметрично располагаться относительно всех осей симметрии карты.

4. Контуры могут частично накладываться один на другой (пересекать ся), но не должны входить один в другой. В последнем случае МДНФ (МКНФ) не получить.

5. Необходимо составлять контуры с наибольшей площадью, т.е. в контур следует включать как можно большее число квадратов с одинаковым значе нием функции.

6. Контурами должны быть охвачены (покрыты) все без исключения вы бранные значения функции.

7. Поскольку «соседние» клетки в карте Карно могут располагаться в различных её частях, то контуры могут быть «разорванными».

Дополнительным «критерием» оценки правильности того или иного контура может служить тот факт, что площадь области единичных значений какого либо аргумента функции должна быть равна площади области нуле вых его значений, покрываемых контуром. Эту проверку можно делать для разорванных и не разорванных контуров.

При минимизации неполностью определённых функций условное значе ние функции, то есть клетки с символом ~ можно включать как в контур, ох ватывающий единичные значения функции, так и в контур, охватывающий нули функции. При этом доопределение функции производят таким образом, чтобы контур был наибольшей площади, т. е. покрывал как можно больше выбранных значений минимизируемой функции. В этом собственно и заклю чается минимизация и поиск алгебраических выражений неполностью опре делённых логических функций. Естественно, перечисленные выше правила составления контуров должны строго соблюдаться.

Алгебраическое выражение функции МДНФ или МКНФ записывает ся, соответственно, в виде логической суммы (дизъюнкции) либо в виде логи ческого произведения (конъюнкции) алгебраических выражений для состав ленных контуров.

Алгебраическое выражение контура, охватывающего единичные зна чения функции, записывается в виде конъюнкции тех переменных (аргумен тов), границы изменения которых не пересекаются контуром. При этом ес ли контур располагается на области единичных значений аргумента, то этот аргумент войдёт в конъюнкцию без знака инверсии, если же контур распо ложен на области нулевых его значений, то аргумент входит в конъюнкцию со знаком инверсии.

Алгебраическое выражение контура, охватывающего нулевые значе ния функции, записывается в виде дизъюнкции тех переменных, границы изменения значений которых не пересекаются контуром. При этом если кон тур (с нулями) располагается на области единичных значений аргумента, то он войдёт в дизъюнкцию со знаком инверсии, иначе - без знака инверсии.

Следуя сформулированным правилам записи алгебраических форм, можно визуально-матричным методом минимизировать функции 5…9 аргу ментов, т.е. отыскать их МДНФ и МКНФ. Рассмотрим ряд характерных при меров минимизации.

Начнём с простого примера, например, минимизации функции Х от трёх аргументов (рис.2.2,а). Непосредственно, по карте функции видно, что ми нимальное число контуров, которые можно составить, чтобы охватить еди ничные значения функции (просто «единицы»), равно двум. Контур 1, пере секающий границу изменения переменной с, и контур 2, пересекающий гра ницу изменения переменной b. Следовательно, эти переменные в алгебраиче ские выражения контура 1 и соответственно контура 2 не войдут. Тогда, по скольку указанные контуры покрыли все без исключения единицы, можем записать МДНФ названной функции:

X = ab + ac.

Этот пример характерен тем, что, пытаясь алгебраически упростить ДСНФ этой функции, можно получить её тупиковую форму, которая имеет следую щий вид:

X = ab + ac + bc.

Рис.2.2. Минимизация логических функций визуально-матричным методом Полученное выражение можно упростить лишь путём выноса за скобки общего сомножителя, например, переменной с, но всё-таки не получим МДНФ - «тупик»! Минимизируем функцию Y, заданную картой рис.2.2,б.

Найдём МДНФ, для этого составим контуры, охватывающие единицы. Они показаны на рисунке 2.2,б сплошными линиями и пронумерованы. Контур располагается на области ас и имеет такое же алгебраическое выражение.

Для двух других контуров выражения будут соответственно для контура 2cd и для контура 3 ab, в итоге получим МДНФ:

Y = ac + cd + ab. (2.7) Это выражение ещё можно упростить, перейдя к скобочной форме:

Y = c(a+d)+ab. (2.8) Вот теперь полученное выражение (2.8) действительно является минималь ным. Найдём МКНФ этой функции, для этого составляем контуры, охваты вающие нули. Таких контуров тоже будет три, и они пронумерованы цифра ми со штрихами, а сами контуры показаны штриховыми линиями. Третий контур (3) отмечен заливкой на рис.2.2,б.

Ещё раз поясним метод записи алгебраического выражения функции в МКНФ. Контур 1 расположен на области a и d, следовательно, ему будет соответствовать выражение (a+d). Контур 2, он разорван и расположен на области a и c, следовательно, ему соответствует выражение (а+с). И нако нец, контур 3 разорван даже в четырёх местах и располагается на области c и b. Ему будет соответствовать выражение (c+b). Алгебраическое выраже ние функции в МКНФ записываем в виде конъюнкции перечисленных выра жений контуров:

Y = (a+d)(а+с)(c+b). (2.9) Если к выражению (2.9) применить распределительный закон относительно умножения, то его можно привести к следующему виду:

Y = (a+d)(а+с)(c+b) = (a+d)(c+ab) = (a+d)c + (a+d)ab = = (a+d)c + aab + abd = (a+d)c + ab(d+1) = (a+d)c+ab. (2.10) Таким образом, итоговое выражение (2.10) полностью совпало с выра жением (2.8), и это неслучайно, поскольку выражения (2.7) и (2.8) и (2.9) описывают одну и ту же логическую функцию.

На рис.2.2,в рассмотрен пример минимизации функции Z от 5-ти аргу ментов, контуры составлены по «единицам». Клетки, вошедшие в контур №1, выделены заливкой. Таким образом, в контуре №1 8 элементарных квадратов a3a (клеток), он расположен на области и имеет такое же алгебраическое выражение. Анализируя расположение каждого из остальных выделенных контуров, находим их алгебраические выражения:

a4a3a2 ;

№3 a4a2 a1 ;

№4 a3a1 a0 и №5 a4a3 a1a0.

№ В итоге записываем МДНФ функции:

a4a3a2 + a3a2 a4a2 a1 + a3a1 a0 + a4a3 a1a0.

Z = + (2.11) В выражении (2.11) дизъюнктивные члены записаны в порядке увеличе ния номера показанных на рис.2.2,в контуров. Это выражение можно упро стить только путём выноса за скобки общих сомножителей. Сделайте это са мостоятельно!

Весьма важное замечание!! Рассматривая варианты составления конту ров (рис.2.2,в), можно было бы сделать попытку составить контур, охваты вающий шесть единиц во второй сверху строке карты!? Однако, такого кон тура составить нельзя, так как нарушается правило №2 составления конту ров и, кроме того, нарушается требование симметрии контура относительно осей симметрии второго ранга (по границам изменения переменной а1).

Следует заметить, что выражение (2.11) не единственное, которое соот ветствует МДНФ функции Z. Так вместо показанного контура №3 можно со a4a3 a1, тогда получим иной вариант МДНФ:

ставить контур на области a4a3a2 + a4a3 a1 + a3a1 a0 + a4a3 a1a0.

a3a Z = + (2.12) Выражения (2.11) и (2.12) одинаковы как по длине, так и по числу вхождений переменных, однако различаются числом вхождений символов инверсии (в выражении (2.12) их 6, а в выражении (2.11) семь). Предпочтение следует от дать выражению (2.12), поскольку у 2-го и 3-го дизъюнктивных членов есть a4a общий сомножитель длины 2 ( ). Применяя операцию выноса за скобки общих сомножителей, выражение (2.12) можно ещё упростить:

a4a3 (a2 + + (a3a1+ a4a3 a1)a0.

a3a2 a1) Z = + (2.13) Таким образом полученное выражение (2.13) является в полном смысле минимальным (в базисе {И, ИЛИ, НЕ}) и представлено в скобочной форме.

Картой Карно этой же функции, приведённой на рис.2.2,г, иллюстриру ется поиск её МКНФ. В отличие от поиска МДНФ нулевые значения функ ции покрываются 6-ю контурами одинаковой размерности. Составленные контуры выделены сплошными линиями, либо «заливкой» различной интен сивности. Приводим минимальную конъюнктивную нормальную форму (МКНФ), полученную по контурам, показанным на рис.2.2,г:

Z = ( a4 + a3 + a2 )( a3 + a2 + a1 )( a3 + a2 + a1 )& (2.14) &( a4 + a3 + a0 )( a4 + a2 + a0 )( a4 + a3 + a1 ).

Вам предоставляется право, самостоятельно поставить в однозначное соответствие конъюнктивным членам выражения (2.14), показанным на рис.2.2,г контурам. Опуская промежуточные преобразования, приводим по лученную из (2.14) «скобочную» форму функции:

Z = (a4a1 + a3 + a2 )(a3 + a2 + a1)(a4 + (a3 + a1a0 )(a2 + a0 )). (2.15) Если сравнивать МДНФ (2.12) и МКНФ (2.14) минимизированной функции, то можно сделать вывод в пользу МДНФ. Аналогично, сопоставляя скобочные формы (2.13) и (2.15), так же можно придти к выводу, что форма (2.13) предпочтительнее.

До сих пор мы рассматривали визуально-матричный метод минимиза ции в его «классическом» применении, именно когда отыскиваются нор мальные алгебраические формы (дизъюнктивные либо конъюнктивные).

Вместе с тем этот метод можно применять для поиска скобочных форм.

Например, обратите внимание на третью строку карты рис.2.2,г. В этой строке, соответствующей области а4а3, расположены два контура: один пока зан сплошной контурной линией, другой - интенсивной заливкой (он разо рван). Это расположение контуров соответствует «общему сомножителю» в алгебраических выражениях указанных контуров, в частном случае, посколь ку контуры охватывают нули, в соответствующих сомножителях МКНФ бу a4 + a3.

дут общими дизъюнктивные члены вида Выше мы рассмотрели, каким образом по картам Карно можно находить алгебраические выражения функций не только в базисе {И, ИЛИ, НЕ}, а, на пример, в базисах с использованием функции сложения по модулю два (сим вол ). Вспомните о «шахматных узорах»!

В дальнейшем, при изложении вопросов синтеза устройств на функцио нальных модулях, матричная форма задания и определения логических функций будет использоваться постоянно, и, в том числе, для представления функций в иных базисах.

2.3. Действия над функциями, заданными в матричной форме Над функциями, заданными картами Карно, можно выполнять простые логические операции, не находя их алгебраических выражений. Эти действия позволяют исключить субъективные ошибки, которые могут возникнуть при алгебраическом преобразовании выражений и, тем самым, повысить вер ность получаемых технических решений. Дополнительно, используя переход от алгебраического представления функций к матричной их форме, можно проверить минимальность алгебраических форм, и тем самым решить вопрос о модернизации устройств, описываемых той или иной логико математической моделью. Основой этому служит визуально-матричный ме тод минимизации логических функций.

Выполнить некоторые логические операции над функциями в матричной форме можно в том случае, когда эти функции имеют одинаковую «размер ность», т.е. зависят от одного и того же множества аргументов. Если одна из функций зависит от меньшего числа аргументов, то её следует представить как функцию от большего числа аргументов. Это можно сделать на основа (f + f ) нии того, что добавление сомножителя вида = 1 к дизъюнктивному члену алгебраического выражения некоторой функции не меняет функцию. И поэтому любую логическую функцию можно считать функцией от большего числа аргументов.

Например, пусть функция F зависит от трёх аргументов a, b и с, и имеет следующее алгебраическое выражение:

F = ab c + abc + abc.

(d + d ) Умножая на выражение третий дизъюнктивный член, и раскрывая скобки, можно представить эту функцию уже как функцию от четырёх аргу ментов:

F = ab c + abc + abc(d + d ) abc + abc + abcd + abcd =.

В этих случаях говорят, что функция F несущественно зависит от ар гумента d. Рассмотренные действия можно выполнить в «матричной» форме, если функцию F задать картой Карно. В таком случае полученное выше вы ражение следует рассматривать как результат поиска алгебраического выра ab c жения функции по единицам. Тогда первые два дизъюнктивных члена ( abc и ) являются алгебраическими выражениями контуров, охватывающими клетки карты с единицами. Эти контуры расположены симметрично относи тельно оси симметрии карты, проходящей через границу изменения значений переменной d. Два же последних дизъюнктивных члена соответствуют клет кам с единицами.

Над функциями, заданными в матричной форме можно выполнять сле дующие логические операции: конъюнкцию, дизъюнкцию, сумму по mod2 и инверсию.

Для того чтобы выполнить над функциями требуемые операции, их сле дует выполнить над значениями функций в соответствующих клетках кар ты, и занести результат в соответствующую клетку карты Карно результа та операции. Перечисленные операции можно выполнять последовательно и тем самым можно произвести достаточно сложные логические действия над функциями, не находя их алгебраических выражений и не рискуя сделать ошибку. Рассмотрим в подтверждение пример.

Требуется найти инверсию суммы по mod2 двух функций X и Y, задан ных картами Карно рис.2.3,а и рис.2.3,б. Результат оформить также картой Карно и найти минимальную алгебраическую форму результата названной операции.

Видим, что функция Х представлена как функция трёх аргументов. Что бы выполнить заданные действия, её надо представить как функцию 4-х ар гументов (рис.2.3,в). Вначале найдём сумму по mod2 заданных функций. Для этого, зная правила сложения по mod2 (00=0;

01=1;

10=1;

11=0), запи сываем в соответствующие клетки карты результата полученные промежу точные значения функции (карта ХY на рис.2.3,в). Заменяя в полученной карте единицы нулями, а нули единицами, получим карту искомой функции (рис.2.3,г). Аналогично можно выполнять и другие действия.

Алгебраическое выражение найденной функции можно получить, на пример, составив контуры, охватывающие единицы (три из них показаны на рис.2.3,г):

X Y = ac + b + cd + bcd. (2.16) Выражение (2.16) является самым «простым», хотя оно определяет ис комую функцию в «смешанном» базисе.

Римс.2.3. Выполнение действий над функциями в матричной форме Рассмотрим ещё один пример, решение которого также можно свести к выполнению действий над функциями в матричной форме.

Требуется определить, не производя алгебраических преобразований, минимально ли выражение функции Х, заданное следующей алгебраической формой:

abc X = a b c d & abcd + (abc)&. (2.17) Если выражение не минимально, то - найти более простое выражение.

Из выражения (2.17) следует, что функция в целом зависит от 4-х аргу ментов. Первый дизъюнктивный член зависит от 4-х аргументов, а второй от трёх аргументов, их можно задать картами Карно как подфункции от четырёх аргументов. Выполним действия только что рассмотренным методом. Все последовательные действия отображены на рис.2.4 соответствующими кар тами. Поскольку функция Х представлена дизъюнкцией, то каждый дизъюнк тивный член выражения (2.17) определяет её условия истинности (единичные значения). Поэтому в клетки карт следует ставить единицы. Каждая карта на рис.2.4 имеет внизу подпись в виде выражения, которое определено картой.

Для простоты на картах нулевые значения не показаны, им соответствуют «пустые» клетки. Карта-результат промежуточного действия показана справа от знака равенства (=). По результату анализа первого дизъюнктивного члена (рис.2.4,а) видно, он упрощается до простого выражения «abcd». На рис.2.4,б Рис.2.4. Упрощение аналитического выражения (2.17) выполнени ем действий с картами Карно отображена последовательность действий по преобразованию второго дизъ юнктивного члена выражения (2.17). По полученному результату видно, что и он упрощается до выражения (abc).

В итоге приходим к выводу, что выражение (2.17) не минимально, и можно получить более простое алгебраическое выражение функции Х:

X = abcd + (abc). (2.18) Соответствующая карта Карно этой функции показана на рис.2.4 с одно имённой меткой.

В дополнение отметим, что если бы от выражений (2.17) и (2.18) перей ти к соответствующим функциональным схемам устройства, описываемого этой функцией, то получили бы существенно различающиеся технические решения. Причём вариант реализации по выражению (2.18) дал бы наиболее простое техническое решение.

Рассмотрим теперь в совокупности все этапы логического синтеза ком бинационных устройств на конкретном примере.

2.4. Синтез преобразователя кодов Допустим, требуется спроектировать преобразователь 4-разрядного дво ично-десятичного кода с весом «8-4-2-1» в такой же код, но с весом «7-4-2 1». Такие коды применяются в телеметрических системах с передачей значе ний измеряемых величин цифровыми сигналами. Поскольку результаты из мерения обычно представляются в десятичной системе счисления (основание равно 10), а передача ведётся двоичными сигналами (основание кода равно 2), то каждая десятичная цифра отображается 4-разрядным двоичным чис лом. Если использовать для кодирования простой двоичный код, у которого весовые коэффициенты разрядов совпадают с весовыми коэффициентами разрядов двоичных чисел, то получим двоично-десятичный код с весом «8-4 2-1». В этой записи каждая цифра обозначает весовой коэффициент соответ ствующего разряда. Применение такого кода для построения аналого цифровых преобразователей типа "считывания" влечёт появление так назы ваемых «ошибок считывания», что является недостатком таких преобразова телей. Поэтому применяется двоично-десятичный код с весом «7-4-2-1», у которого множество разрешённых комбинаций характеризуется тем, что мак симальное число единиц не превышает двух. Этот факт используется затем для контроля верности принимаемых комбинаций.

Формализуя условия работы такого кодопреобразователя, построим таб лицу истинности его выходных функций (табл. 2.1). Предварительно введём обозначения на входные и выходные сигналы преобразователя. Обозначим через индексированные переменные а3, а2, а1, а0 входные сигналы и соответ ственно выходные сигналы (функции) Y3, Y2, Y1, Y0.

Таблица 2. Деся- Входные сигналы (аргументы) Выходные сигналы (функции) тичная а а а а Y Y Y Y 3 2 1 0 3 2 1 цифра 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 2 0 0 1 0 0 0 1 3 0 0 1 1 0 0 1 4 0 1 0 0 0 1 0 5 0 1 0 1 0 1 0 6 0 1 1 0 0 1 1 7 0 1 1 1 1 0 0 8 1 0 0 0 1 0 0 9 1 0 0 1 1 0 1 Причём индекс у переменной соответствует номеру разряда входных и выходных комбинаций. Так что а0 будет соответствовать самому младшему разряду, а а3 самому старшему разряду входной комбинации, аналогично ин дексами у функций обозначено соответствие разрядов выходной комбина ции. Как видно из таблицы, каждая из выходных функций недоопределена на шести входных комбинациях, соответствующих их десятичным номерам: 10, 11, 12, 13, 14 и 15. Таким образом, мы имеем случай синтеза по неполностью определённым условиям, поскольку в задании на построение преобразовате ля ни слова не говорится, какими должны быть значения выходных сигналов, если входные комбинации будут принимать запрещённые значения. На ука занных наборах будем считать, что выходные сигналы (и функции) прини мают некоторые условные значения (~).

Для поиска логико-математической модели преобразователя зададим каждую из функций картами Карно (рис.2.5) и, воспользовавшись визуально матричным методом, найдём МДНФ для каждой функции. Чтобы построить приведённые карты функций, воспользуемся размеченной картой рис.2.1,в и в соответствии с табл.2.1 заменим десятичные номера клеток соответствую щими значениями функций.

Рис.2.5. Карты Карно выходных функций кодопреобразователя При составлении контуров учитываем, что условные значения функций можно включать как в контур с единицами, так и в контур с нулями. При этом следует стремиться составлять контур, покрывающий как можно боль шее число клеток с выбранными значениями функции. В рассматриваемом варианте находятся МДНФ функций, поэтому, включив в контур с единица ми условное значение функции, тем самым доопределяем его значением лог.1. В остальных же клетках с условными значениями функция «автомати чески» доопределяется нулевыми значениями.

Важен тот факт, чтобы все единичные значения функции были покрыты минимальным числом контуров. В итоге, по показанным на рис.2.5 контурам, находим следующую систему функций:

a3 a0 + a3a2a0 + a3a1a Y0 = ;

a1a0 + a2a1 + a3a Y1 = ;

a2a1 + a2a0 ;

Y2 = (2.19) a3 + a2a1a0.

Y3 = Система (2.19) представляет собой логико-математическую модель син тезируемого преобразователя. Этапы абстрактного синтеза закончены. Те перь следует перейти к структурному синтезу.

Рассмотрим несколько вариантов реализации с целью выбора наиболее простого технического решения в предположении, что преобразователь будет реализован на логических элементах серии ИМС К155. Заметим, что система (2.19) представлена функциями в базисе {И, ИЛИ, НЕ}. Оставляя этот базис неизменным, упростим эту модель путём выноса за скобки общих сомножи телей:

a3 a0 + a3a0 (a2 + a1) Y0 = ;

a1(a0 + a2 ) + a3a0 ;

Y1 = a2 (a1 + a0 ) Y2 = ;

(2.20) a3 + a2a1a0.

Y3 = 2.4.1. Реализация преобразователя в базисе {И, ИЛИ, НЕ} По полученной системе (2.20) строим функциональную схему рис.2.6.

Для более простого уяснения метода адекватного перехода от логических выражений к функциональным схемам на приведённой схеме показаны логи ческие выражения (фрагменты функций) в виде меток выходных сигналов у логических элементов. (Согласно требованиям ГОСТов этого делать не обя зательно!) Процесс составления (вычерчивания) схемы начинают «от выхо дов к входам» устройства. Рассмотрим более подробно процедуру реализа ции функции Y0.

Как видно по выражению функции Y0 (2.20), последней операцией, оп ределяющей значение функции, является дизъюнкция. Следовательно, вы ходным элементом будет элемент 2ИЛИ, число входов которого определяет ся числом дизъюнктивных членов в выражении. Рисуем УГО элемента D2.3.

В свою очередь первый дизъюнктивный член есть логическое произведение a двух простых сомножителей а3 и, реализовать которое можно элементом 2И (D4.1), рисуем УГО этого элемента. Второй дизъюнктивный член функ ции Y0 также представляет собой конъюнкцию 3-х сомножителей, причём a a один сомножитель является логической суммой двух аргументов и.

Следовательно, потребуются элементы 3И (D4.2-3) и 2ИЛИ (D2.1) соответст венно. Аналогично строятся функциональные схемы реализации остальных функций. Затем размечаем каждый логический элемент позиционным обо значением согласно требованиям ГОСТов. В частности, согласно ГОСТам ЕСКД позиционные обозначения расставляются в порядке «слева направо и сверху вниз», причём при разметке чертежа функциональных схем в позици онном обозначении микросхем не обязательно указывать порядковый номер элемента в микросхеме. На рисунке же 2.6 выбраны позиционные обозначе ния логических элементов с учётом номера элемента в корпусе одной микро схемы. Этот номер показывается цифрой, стоящей через точку после поряд кового номера микросхемы в схеме. Позиционным обозначением D4.2-3 ото бражён тот факт, что элемент 3И реализован на двух элементах 2И (D4.2 и D4.3).

Рис.2.6. Функциональная схема преобразователя кодов (вариант №1) Для упрощения чтения схемы и уяснения путей передачи сигналов от входов устройства к его выходам все УГО элементов располагают по «зонам» чер тежа. Следует различать зону входных элементов, зону выполнения электри ческих соединений с входами промежуточных либо выходных элементов (зона связей), зону промежуточных элементов и зону выходных элементов (рис.2.6). Согласно требованиям названных ГОСТов, входы размещают слева (либо сверху), а выходы справа (либо вниз) чертежа.

При разработке функциональных схем на ИМС допускается не учиты вать реальную нагрузочную способность элементов, и считать, что выход каждого элемента можно «нагружать» на требуемое число входов. С таким предположением и составлена схема рис.2.6. На ней каждый вход преобразо вателя и выходы элементов НЕ (D1.1…D1.4) «нагружены» на несколько вхо дов последующих элементов. Если для построения преобразователя выбрать микросхемы К155ЛН1 (D1), К155ЛЛ1 (D2, D3) и К155ЛИ1 (D4, D5), то всего потребуется 5 корпусов микросхем трёх типономиналов.

2.4.2. Реализация преобразователя в базисе {И-НЕ} Для получения функциональной схемы на элементах И-НЕ преобразуем систему (2.20), исключив символы дизъюнкции.

a3 a0 + a3a0( a2 + a1 ) a3a0 a3a0 a2a1 ;

Y0 = = a1(a0 + a2 ) + a3a0 a1 a0a2 a3a Y1 = = ;

a2 (a1 + a0 ) a2 a1a0 ;

Y2 = = (2.21) a3 + a2a1a0 = a3 a2a1a0.

Y3 = По полученным выражениям строим функциональную схему преобразо вателя (рис.2.7).

Рис. 2.7. Функциональная схема преобразователя кодов (вариант №2) С целью сопоставления вариантов на рис.2.7 выбраны позиционные обо значения элементов с учётом их реализации на микросхемах серии К155. Как видно по схеме, для построения преобразователя потребуется 5 микросхем (D2, D5 - К155ЛА4;

D1, D3 и D4 - К155ЛА3).

Сопоставляя варианты реализации №1 и №2, приходим к выводу об их равноценности по количеству требуемых микросхем. Однако вариант №2 вы годно отличается от варианта №1 меньшим числом типономиналов микро схем. При варианте №1 требуется микросхемы трёх номиналов, а при вари анте №2 всего один номинал (все логические элементы реализуют одну и ту же логическую функцию).

Дальнейшее упрощение технического решения может быть достигнуто за счёт перехода к многофункциональным логическим элементам. Иногда приходится возвращаться к поиску «наилучшей» логико-математической мо дели синтезируемого устройства. Конечно, такая возможность появляется в тех случаях, когда заданные условия функционирования недоопределены.

(Рассматриваемый пример как раз и относится к такому случаю.) 2.4.3. Реализация преобразователя в произвольном базисе Доопределим функцию Y0 иначе. Для этого вновь возвратимся к карте этой функции (рис.2.8). Составим контуры по «нулям» и найдём МКНФ функции:

(a3 + a0)(a3 + a0)(a2 + a1) = (a3 a0) a2a1.

Y0 = (2.22) Правая часть выражения (2.22) представляет функцию через операции сумма по модулю два (символ ) и отрицание конъюнкции (функция И-НЕ).

С учётом выражения (2.22) преобразуем систему (2.20) с целью её реа лизации на элементах И-ИЛИ-НЕ. В итоге получим следующую логико математическую модель преобразователя:

a3 a0 + a2a1 ;

Y0= a1 a2a0 + a3a Y1 = ;

(2.23) a2 + a1a Y2 = ;

a3 + a2a0 a1.

Y3 = По системе выражений (2.23) строим функциональную Рис.2.8. Переопре схему преобразователя рис.2.9.

деление функции Y Заметим, что на схеме функцию инверсии (элементов НЕ) выполняют элементы 2 (D1.2, D1.3) и элементы 2И-НЕ (D2.2, D2.3 и D2.4). Такое решение принято, чтобы не увеличивать число типономиналов микросхем. Кроме того, чтобы упростить связи между элементами и не уве a2a личивать число типономиналов, фрагмент реализован как инверсия a2a фрагмента. Если в основу реализации положить микросхемы К155ЛП (D1), К155ЛА3 (D2) и K155ЛР1 (D3, D4), то потребуется всего четыре мик росхемы трёх типономиналов.

Сопоставление рас смотренных 3-х вариантов технического решения пока зывает, что выбор следует остановить на третьем вари анте. Помимо меньшего ко личества микросхем переход к многофункциональным элементам позволил суще ственно упростить связи между элементами, что в дальнейшем упростит тех ническое проектирование преобразователя (в частно сти, разработку печатной платы).

Итак, подводя итог рас смотрению вариантов реа Рис.2.9. Функциональная схема преобразователя лизации, констатируем:

кодов (вариант №3) • Существует множе ство вариантов выбора технического решения синтезируемого устройства.

• Возникает проблема выбора критериев оценки вариантов решения, следуя которым можно было бы выбрать некоторое «оптимальное» решение.

В качестве критериев оценки сложности реализации могут быть выбра ны следующие показатели.

• Количество логических элементов в схеме.

• Количество микросхем, требуемых для реализации.

• Количество типономиналов микросхем.

• Количество неиспользуемых логических элементов в выбранных микросхемах.

• Коэффициент аппаратурных затрат.

Количество логических элементов непосредственно сказывается на сложно сти связей (электрических соединений) в схеме, что может привести к слож ностям при техническом проектировании. Однако при построении устройств на микросхемах большой и средней степени интеграции, количество логиче ских элементов не столь существенно сказывается на сложности устройства, так как в одном корпусе микросхемы может быть несколько логических эле ментов. Число требуемых микросхем напрямую влияет на сложность реали зации. Чем меньше требуется микросхем, тем устройство будет проще.

Количество типономиналов влияет на степень унификации устройства и повышает ремонтопригодность устройства. Чем меньше различных типов ло гических элементов требуется для реализации устройства, тем выше показа тель унификации и меньше затраты на запасные детали, выше ремонтопри годность.

Как правило, в микросхемах содержится несколько логических элемен тов одного типа, поэтому не использование в микросхеме некоторых логиче ских элементов ведёт к излишней трате потребляемой мощности и поэтому нецелесообразно. Вместе с тем, «лишние» логические элементы повышают ремонтопригодность устройства, так как вышедший из строя элемент можно заменить исправным.

Коэффициент аппаратурных затрат определяется как отношение коли чества требуемых микросхем к числу реализуемых функций QИМС =, (2.24) K где QИМС - количество микросхем, требуемых для реализации;

К - количест во реализуемых функций. В общем случае можно считать аппаратурные за траты на реализацию некоторого устройства приемлемыми, если коэффици ент составляет меньше или равен двум (2). Названные показатели для выполненных вариантов приведены в табл. 2.2. Вывод относительно выбора третьего варианта реализации преобразователя подтверждается.

Таблица 2. Число Число ти- Число не QИМС = Вариант Число ЛЭ ИМС, пономина- исполь К QИМС лов зуемых ЛЭ 1 16 5 3 4 1, 2 15 5 1 4 1, 3 11 4 3 1 1, Конечно, когда разрабатывается функциональная схема, то не обяза тельно выбирать типы микросхем. Это - задача пятого этапа синтеза уст ройств, т.е. задача разработки принципиальных схем.

Особенность синтеза устройств на микросхемах заключается в том, что функциональные и принципиальные схемы таких устройств, практически, совпадают по начертанию и объёму приводимой на них информации. Поэто му при разработке функциональных схем всё-таки необходимо учитывать ре ально существующие микросхемы и их номенклатуру. Недоучёт этой осо бенности при разработке функциональных схем приведёт к дополнительным трудностям в разработке принципиальных схем.

2.5. М етоды анализа комбинационных устройств Как было сказано выше, при синтезе всегда возникает необходимость проверки выбранного проектного решения. Другими словами, имеется функ циональная схема некоторого устройства и требуется выяснить условия его функционирования с целью сопоставления этих условий с заданными усло виями. Это - задача анализа устройства. Причём требуется выяснить условия функционирования как в установившемся режиме работы (анализ в статике), так и в переходных режимах, когда входные воздействия изменяются во вре мени (анализ в динамике).

Анализ в статике можно выполнить по логико-математической модели устройства либо непосредственно по функциональной схеме. В первом случае задают конкретные значения аргументам функции, и вычисляют её значения, и так - для каждой функции, входящей в модель устройства.

Рассмотрим в качестве примера реакцию преобразователя кодов, по строенного по схеме рис.2.9 и описываемого моделью (2.23), на входную комбинацию №7. Имеем на входах следующие значения сигналов: а3=0, а2=1, а1=1 и а0 =1. Подставим в систему (2.23) эти значения и выполним со ответствующие логические операции a3 a0 + a2a1 = 0 1+ Y0 = = 0;

a1 a2a0 + a3a0 111+ Y1 = = = 0;

a2 + a1a0 1 + Y2 = = = 0;

a3 + a2a0 a1 = 0 + Y3 = = 1.

Таким образом, на выходах преобразователя будет комбинация 1000, что и требуется согласно табл. 2.1.

Аналогично можно рассчитать значения выходных функций, например, при «запрещённой» комбинации входных сигналов: а3=1, а2=1, а1=0 и а0 =0, что соответствует десятичному числу 12. В этом случае получим на выходах преобразователя комбинацию 1101, а эта комбинация не со ответствует ни одной из комбинаций выходных сигналов (табл.2.1). Таким образом, проводя синтез, мы доопределили условия работы преобразователя так, что на запрещённых комбинациях входных сигналов на его выходах мо гут появляться комбинации, не принадлежащие двоично-десятичному коду с весом «7-4-2-1». Однако при разрешённых комбинациях преобразователь со схемой рис. 2.9 полностью удовлетворяет заданным условиям.

При поиске логико-математической модели преобразователя основным явилось требование получения наиболее простой модели и соответственно наиболее простого технического решения. Поэтому и получили такой резуль тат. Наложение дополнительных требований к работе преобразователя при «запрещённых» комбинациях входных сигналов неизбежно приведёт к ус ложнению его схемы.

Практически анализ функционирования синтезированного устройства по его функциональной схеме приведёт к тем же выводам. Однако в этом случае от исполнителя требуются знания «механизма» функционирования каждого логического элемента, рассматриваемого отдельно, и умение «чи тать» схему. В рассматриваемом примере (рис.2.9) требуется знание работы сумматоров по mod2, элементов И-НЕ и И-ИЛИ-НЕ. Анализ схемы проводят в следующей последовательности. Вначале фиксируются значения сигналов на входах устройства. Так, на рис.2.9 в круглых скобках указаны такие зна чения по входам с метками а3, а2, а1 и а0. Затем, зная значения сигналов на входах каждого элемента, расположенного по направлению от входов уст ройства к его выходам, определяют значения сигналов на выходах каждого «входного» элемента, каждого промежуточного элемента и так далее до вы ходных элементов. Таким образом устанавливаются значения выходных сиг налов. (На рис.2.9 эти значения также показаны в круглых скобках.) В част ности, на рисунке отображён результат анализа на входную комбинацию №7.

2.5.1. Критические состязания в комбинационных устройствах Рассмотренные выше методы анализа не позволяют обнаружить сбои в работе устройства в переходных режимах - в динамике. Причина этих «сбо ев», т.е. отклонение алгоритма функционирования синтезированного устрой ства от заданного алгоритма, заключается в том, что реальные логические элементы обладают различным быстродействием. Синтез же проводился в предположении, что логические элементы меняют своё состояние «скачком», мгновенно. Поэтому логико-математическая модель устройства не учитывает фактор времени. Из-за этого время распространения входного (одного) сиг нала до различных выходов устройства, либо нескольких входных сигналов до одного и того же выхода может быть различным. При этом различные ло гические элементы как бы «состязаются» в быстродействии. Это явление, обусловленное различным временем распространения сигналов от входов устройства к его выходам, получило название состязаний в комбинацион ных устройствах. В нетривиальных устройствах состязания всегда присут ствуют. Однако существуют условия, при которых выходные сигналы (имен но в переходных режимах) могут принимать недопустимые значения и алго ритм функционирования нарушается. Такие состязания, приводящие к нару шениям заданного алгоритма функционирования, называются критически ми состязаниями. И цель анализа работы устройств в динамике заключается в поиске условий, при которых возникают критические состязания (явление «риска»), и в выборе метода их устранения.

Такой анализ выполняется путём вычерчивания временных диаграмм работы устройства. Временная диаграмма - это условное графическое ото бражение состояния конкретного логического элемента или какого-либо сигнала во времени. Поскольку состояние логического элемента отображает ся значением его выходного сигнала, то на временных диаграммах обычно показывают значения входных (независимых) сигналов и значения выходно го сигнала элемента. В целом же, для достаточно сложных устройств, вре менные диаграммы показывают значения входных, промежуточных и выход ных сигналов, их изменение во времени в анализируемом устройстве.

Так как функционирование конечных автоматов рассматривается в дис кретном времени, то временные диаграммы вычерчивают с соблюдением масштаба по оси абсцисс (оси времени), принимая за «единицу времени» не который фиксированный интервал. По оси ординат отображают состояние элемента и значения сигналов в произвольном, но неизменном масштабе.

Рассмотрим характерные случаи возникновения критических состяза ний. Допустим, что имеется некоторое «устройство», описываемое следую щими функциями:

a a a + a X = ;

Y =. (2.25) Согласно законам булевой алгебры (законов исключённого третьего) функция Х тождественно должна быть равна лог.0, а функция Y - лог.1.

Функциональная схема этого устройства приведена на рис.2.10,а.

Предположим, что входной сигнал а изменяется мгновенно, элементы D2 (2И) и D3 (2ИЛИ) обладают существенно бльшим быстродействием по сравнению с элементом НЕ (D1), и для этого случая построим временные диаграммы (рис.2.10,б).

Рис.2.10. К вопросу о критических состязаниях Как видно из диаграмм, результатом такого предположения являются импульс лог.1 на выходе элемента D2 и импульс лог.0 на выходе элемента D3. Это явно находится в противоречии с логическим описанием (2.25). Кро ме того, по диаграммам можно чётко зафиксировать моменты появления им пульсов критических состязаний, а именно - по фронту входного сигнала (момент t0) возникает импульс на выходе Х, а по спаду (момент t1) - импульс на выходе Y. Причём длительности названных импульсов будут определяться задержками в переходе из состояний лог.0 и лог.1 в противоположные со стояния элемента НЕ и выходных элементов.

Выражения (2.25) дают подсказку к распознаванию по логико математической модели устройства возможности появления критических со стязаний, - если в логико-математической модели некоторого устройства присутствуют выражения вида a a F = f1·a + f2· либо F = (f1 +a)(f2 + ), (2.26) где f1 и f2 какие-либо логические переменные или даже функции, то в устрой стве возможны критические состязания. Действительно, полагая f1 и f2 рав ными лог.1 (либо лог.0), получим выражения вида (2.25).

Очевидны два метода устранения критических состязаний:

первый - необходимо «уравнять» временные задержки в распростране нии сигналов;

второй - на выходы логических элементов, у которых возможны им пульсы критических состязаний, включить низкочастотные фильтры, напри мер, интегрирующие RC-цепи.

В первом случае на входы логических элементов следует включить по вторители сигналов, через которые задержка распространения была бы равна задержке распространения сигнала через другие элементы. Например, в схе ме рис.2.10,а на входы с метками «Вх 1» следовало бы включить повторите ли с задержкой распространения, равной задержке распространения сигнала через инвертор D1.

Во втором случае на выходы элементов D2 и D3 следует включить ин тегрирующие RC-цепи. Следует учитывать, что величина сопротивления ре зистора интегрирующей цепи не должна превышать некоторого максималь ного значения, при котором бы ещё обеспечивался уровень лог.0 на входах последующих элементов. Например, для микросхем серии К155 максималь ное сопротивление, включенное последовательно с входом логического эле мента, не должно превышать 2кОм. Естественно, что в обоих случаях требу ются дополнительные «аппаратурные» затраты.

Существует 3-й метод устранения критических состязаний - введение функциональной избыточности. Суть этого метода рассмотрим на примере.

Рассмотрим реализацию функции Х, заданной картой Карно рис.2.2,а, для которой ранее была найдена МДНФ. Введём дополнительный контур, охватывающий единицы на области bc (рис.2.11,а), и вновь найдём алгебраи ческое выражение этой функции. (С точки зрения задачи минимизации этот контур будет «лишним», поскольку все единичные значения функции покры ваются всего двумя контурами.) В результате получим следующее выраже ние:

Х = ab + ac + bc.

МДНФ этой функции и полученное выражение также приведены на рис.2.11 под номерами (1) и (2).

Построим функциональные схемы реализации функции по указанным Рис.2.11. Устранение критических состязаний введением функциональ ной избыточности выражениям, соответственно рис.2.11,б и рис.2.11,в. Затем, задавшись после довательностью изменения во времени входных сигналов а, b и с (рис.2.11,г), построим временные диаграммы сигналов на выходах каждого из показан ных на функциональных схемах логических элементов. При построении вре менных диаграмм размечаем их позиционными обозначениями логических элементов на схемах и дополнительно логическими выражениями, описы вающими эти выходные сигналы. Кроме того, взаимное влияние одного сиг нала на другой отображаем на диаграммах направленными линиями переда чи воздействий. В таком случае диаграммы легко читаются и «связываются» со схемами.

Как видно по диаграмме выходного сигнала Х (элемент D4 на рис.2.11,б), в момент t* спада входного сигнала а возникает импульс лог.0 от критических состязаний. В схеме же рис.2.11,в критические состязания от сутствуют, поскольку сигнал «bc» на выходе элемента D4 в момент t* не ме няет своего значения. В сравнении со схемой рис.2.11,б схема рис.2.11,в об ладает функциональной избыточностью, хотя они реализуют одну и ту же функцию (Х = Х). Кстати, в булевой алгебре алгебраические выражения вида (2) называются тупиковыми формами логических функций, так как дальней шими алгебраическими преобразованиями по законам и следствиям булевой алгебры МДНФ не получить.

Таким образом, введение функциональной избыточности позволяет устранить критические состязания в логических устройствах. Этот вы вод остаётся справедливым для любых устройств - комбинационных и по следовательностных.

Метод же введения функциональной избыточности заключается в том, что при поиске логико-математической модели синтезируемого устройства следует составлять дополнительно «склеивающие» контуры. Так, в рас смотренном примере контур на области «bc» карты рис.2.11,а является склеивающим, и необходимость его диктуется только целями борьбы с кри тическими состязаниями в устройстве.

Справедливо и обратное утверждение: если некоторое устройство функционально избыточно, то оно свободно от критических состязаний.

Следует отметить, что в цифровой технике часто требуется фиксировать «начало» и «конец» некоторого сигнала (фронт и спад) или процесса. В этом критические состязания могут сыграть положительную роль. Обратитесь к схеме рис.2.10,а. Если вместо элемента 2ИЛИ использовать элемент 2ИЛИ НЕ, то можно получить аналог дифференцирующей цепи входного сигнала а.

Причём на выходе Х будет короткий импульс лог.1 в момент появления фронта, а на выходе Y -такой же импульс в момент спада входного сигнала а.

Заканчивая рассмотрение методов анализа комбинационных устройств, вернёмся ещё раз к модели (2.20) преобразователя двоично-десятичного кода с весом «8-4-2-1» в код с весом «7-4-2-1». Обратите внимание на выражение функции Y0, - в нём явно присутствует признак критических состязаний по переменной а3. Поэтому варианту №1 схемы преобразователя будет сопутст вовать дополнительный недостаток - возможность появления несанкциони рованного значения выходного сигнала Y0 в момент изменения входного сиг нала а3.

2.5.2. Общие требования к функциональным схемам цифровых устройств Выше мы уже рассмотрели многочисленные примеры функциональных схем логических (цифровых) устройств. Чтобы научиться самостоятельно грамотно и правильно составлять чертежи функциональных схем, необходи мо руководствоваться целевым назначением функциональных схем.

Функциональные схемы устройств должны нести (отображать) объём информации об устройстве, достаточный для уяснения методов и спосо бов реализации выполняемых устройством функций.

Функциональные схемы используются для анализа процессов функцио нирования устройств и могут использоваться для локализации неисправно стей в устройстве, возникающих в процессе его эксплуатации.

Кроме того, функциональные схемы являются промежуточным этапом описания устройств с целью разработки их принципиальных схем.

В общем случае к чертежам функциональных схем предъявляются сле дующие требования.

1. Все условные графические обозначения (УГО) функциональных эле ментов и компонентов должны соответствовать требованиям ГОСТов ЕСКД (Единой системы конструкторской документации), в частности ГОСТ 2.743 91 и ГОСТ 2.759-91. Это касается как УГО логических элементов, так и обо значений электрорадиокомпонентов (резисторов, конденсаторов, транзисто ров, электрических контактов и т.д.). При этом если ГОСТами не регламен тируется обозначение требуемого элемента, то допускается самостоятельно сформировать его УГО, руководствуясь требованиями ГОСТов.

2. Любой элемент и компонента должны иметь позиционные буквенно цифровые обозначения. Эти обозначения должны соответствовать ГОСТ 2.710-81 «Обозначения буквенно-цифровые в электрических схемах». На функциональных схемах эти обозначения допускается приводить упрощенно, не указывая сведения о конструктивном оформлении и расположении эле мента. Так, указывая позиционное обозначение логического элемента, не обязательно приводить номер микросхемы, в которую он конструктивно вхо дит.

3. Если ГОСТами не регламентировано УГО элемента либо функцио нального узла и если, руководствуясь соответствующими ГОСТами, нельзя составить соответствующее УГО, то такой функциональный узел (элемент) следует показывать как на принципиальных схемах, либо сформировать его УГО, а затем на поле чертежа привести соответствующие к нему пояснения.

Например, так показываются трансформаторы, электроконтактные переклю чатели, сигнальные лампы и прочие элементы и даже фрагменты принципи альных схем.

4. Функциональную схему вычерчивают в последовательности главных преобразований входных воздействий в выходные. При этом элементы рас полагают слева направо и сверху вниз. Входные воздействия показывают слева либо сверху чертежа, а выходные воздействия справа либо внизу чер тежа. Позиционные обозначения (в частности порядковые номера элементов) располагают в направлении главных преобразований.

5. Кроме позиционных обозначений, для отображения смысла преобра зований, следует линии взаимодействия (линии связи) элементов сопровож дать надписями, указывающими наименования сигналов. Например, «Сброс», «Пуск », «Запись» и т.д. Дополнительно можно упрощенно показы вать форму сигналов на выходах и входах элементов. Например, одиночный импульс, периодическую последовательность импульсов, следующих с фик сированным периодом, либо активный перепад потенциального сигнала.

6. Линии взаимодействия между элементами и с внешними устройствами показывают одинаковой толщины с контурными линиями УГО элементов.

При этом стрелки, указывающие направление воздействия, на функциональ ных схемах запрещается ставить. Это требование основано на том согла шении ГОСТов, что основные воздействия совершаются слева направо и сверху вниз.

7. Для упрощения чертежей функциональных схем следует пользоваться линиями групповой связи («жгутами»). Линии групповой связи показываются удвоенной толщиной. При этом не допускается в один «жгут» вводить ли нии входных и выходных воздействий. Кроме того, не допускается скры вать электрические соединения в жгуте. Другими словами, входящая в жгут и выходящая из жгута линии должны иметь идентичные обозначения, а электрические соединения (разветвления) должны показываться вне жгута.

8. Функциональные схемы вычерчиваются без соблюдения масштабов, устанавливаемых ГОСТами. Однако размеры всех УГО элементов и компо нентов должны соответствовать приведённым размерам в ГОСТах. Если све дения о размерах УГО в ГОСТах не приводятся, то следует перекопировать размеры УГО таких элементов. Допускается эти размеры пропорционально уменьшать либо увеличивать. Форматы же чертежей должны соответство вать ГОСТам.

Функциональные схемы проектируемых на интегральных микросхемах устройств, как правило, не содержат информацию о сериях микросхем, ис пользуемых для построения устройства. Поэтому они более просты для уяс нения способов реализации возложенных на устройство функций. На уровне функциональных схем можно рассмотреть несколько вариантов реализации устройства, и на основе их сопоставления выбрать вариант, удовлетворяю щий поставленным требованиям.

2.6. Разработка принципиальных схем цифровых устройств Основное назначение принципиальных схем - дать информацию, не обходимую для создания (изготовления) устройства. При разработке прин ципиальных схем следует учитывать технические требования, заданные к проектируемому устройству. В частности, это - требования к потребляемой мощности, к быстродействию и к условиям эксплуатации устройства.

Поэтому основным отличием принципиальных схем от функциональных является наличие в них информации о сериях микросхем, о типономиналах всех дискретных компонентов радиоэлектронной техники, используемых для построения устройства. Это требование предопределяет объём и содержание принципиальных схем. По этой же причине при разработке принципиальных схем требуются соответствующие расчёты - расчёт потребляемой мощно сти и расчёт быстродействия, которое может быть задано временем преобра зований, граничной частотой работы либо производительностью работы уст ройства.

При выборе серии микросхем обычно руководствуются требованиями к источникам питания, к потребляемой от источников мощности, заданными условиями эксплуатации устройства, условиями обеспечения надёжной рабо ты устройства в заданных условиях и другими требованиями.

В частности, цифровые устройства на интегральных микросхемах боль шей частью используются для обработки информации в цифровой форме и входят в состав систем передачи и преобразования информации. В зависимо сти от области применения устройства в качестве критериев выбора элемент ной базы (ИМС) могут быть выбраны различные показатели. Например, для беспилотных летательных аппаратов основными критериями являются по требляемая мощность и помехоустойчивость работы бортовой аппаратуры, её малый вес и небольшие габаритные размеры. Для наземной стационарной аппаратуры важными показателями являются её стоимость, срок службы (большая надёжность), возможность работы при изменяющихся климатиче ских условиях и т.д. Однако в любом случае необходимо стремиться выби рать такое техническое решение, при котором требовалось бы наименьшее число питающих напряжений от источника питания, обеспечивалось бы вы сокое быстродействие и большая надёжность, низкая стоимость и малые га бариты, вес и т.д.

Большинству из перечисленных требований можно удовлетворить, если в качестве основной элементной базы выбирать микросхемы как цифровые, так и аналоговые. Перед разработчиком аппаратуры на стадии технического проектирования возникает ряд проблем по обеспечению вышеперечисленных требований. Выбирая ИМС широкого применения и функционально полные наборы логических элементов и модулей, большинство проблем снимается.

Создаваемые устройства приобретают высокую степень унификации и инте грации как конструктивной, так и функциональной. При этом существует возможность проектирования устройств с типовой структурой и устройств с индивидуальной структурой, предопределяемой целями и конкретными за дачами устройства.

В большинстве случаев при проектировании на ИМС малой степени ин теграции устройства приобретают индивидуальную структуру, а принципи альные их схемы носят оригинальный характер. Задача расчёта таких схем в основном сводится к расчёту потребляемой мощности и к расчёту быст родействия, оцениваемого задержками во времени распространения вход ных сигналов (воздействий) к выходам устройства (формирования выходных воздействий). Для выполнения указанных расчётов требуется знание основ ных электрических и временных параметров микросхем.

В табл.2.3 приведены основные электрические параметры, используе мые при расчётах импульсных устройств на микросхемах серий ТТЛ и ТТЛш. Данная таблица заимствована из источника [8]. Расчёты импульсных схем, например, генераторов импульсов и формирователей импульсов по фронту либо спаду потенциальных сигналов связаны с анализом динамиче ских режимов работы базовых логических элементов (ЛЭ). В таком случае логические элементы работают в переходных режимах, когда входные на пряжения меняются плавно (не скачком). Поэтому необходимо учитывать пороговые значения напряжений, которые вызывают изменение состояния (переход) элемента из состояния лог.1 в состояние лог.0 и обратно. Эти зна чения (U1 и U0 ) приведены в табл. 2.3. В справочной литературе эти сведе п п ния обычно не приводятся. Кроме того, в динамическом режиме учитывают ся входное и выходное активные дифференциальные сопротивления базовых элементов. Эти сопротивления (R1, R0, R1, R0 ) определяются как про вх вх вых вых изводная от входного и выходного напряжения по току, соответственно, входному и выходному.

В табл. 2.3 приведены сведения по ИМС ТТЛ К155 стандартного испол нения (СтТТЛ), микромощной серии 134 (мТТЛ) и серии ТТЛш К531. Как видно из таблицы, наибольшей частотой переключений обладают микросхе мы на транзисторах Ш отки. В настоящее время выпускается усовершенство ванная серия ИМС ТТЛш КР1533, являющаяся аналогом микросхем серий К531, К555 и К533. В справочной литературе достаточно полно приводятся сведения о предельно допустимых электрических параметрах названных микросхем, а приведённые в табл.2.3 данные можно вполне использовать для приближённых расчётов.

Обычно для построения некоторого устройства выбирается одна серия микросхем, однако в ряде случаев возникает необходимость применения ИМС иных серий, например, из-за отсутствия в выбранной серии требуемого типономинала либо функционального узла. В таких случаях следует обеспе чить электрическую совместимость ИМС различных серий, согласуя уровни сигналов лог.1 и лог.0 и взаимную их нагрузочную способность.

Согласование уровней сигналов осуществляется с помощью так назы ваемых буферных элементов (преобразователей уровней сигналов и элемен тов с повышенной нагрузочной способностью), как правило, имеющихся в составе серий микросхем. В табл.2.4 приведены сведения по взаимной нагру зочной способности ИМС некоторых серий ТТЛ.

В этой таблице приведены данные для стандартных базовых логических элементов (ЛЭ) и элементов с повышенной нагрузочной способностью.

Расчёт потребляемой устройством мощности обычно ведётся для ста тического режима. При этом она определяется как сумма мощностей, по требляемых каждой микросхемой отдельно. Параметр Рпот в справочниках по микросхемам обычно приводится для статических режимов.

Для устройств, работающих в режиме переключений с фиксированной частотой f, следует оценить динамическую потребляемую мощность.

Таблица 2. Серия Наименование пара Параметр К155 130 134 К531 метра (СтТТЛ) (мТТЛ) (ТТЛш) Входной ток в сост. лог. I1 вх, мА -0,8 -1,2 -0,18 -1, Входной ток в сост. лог. I0, мА 0 0 0 вх Выходное напряж. в сост.

Е1, В 4,2 4,0 3,8 4, вых лог.1 не нагруженного ЛЭ Выходное напряж. в сост.

Е0, В 0 0 0 вых лог.0 не нагруженного ЛЭ Выходное напряж. нагру 2,4 2,4 2,3 2, U1, В вых женного ЛЭ в сост. лог. Выходное напряж. нагру 0,4 0,35 0,3 0, U0, В вых женного ЛЭ в сост. лог. Пороговое вх. напряж., со ответств. переходу ЛЭ из U1, В 1,5 1,4 1,5 1, п сост. лог.0 в сост. лог. Пороговое вх. напряж., со ответств. переходу ЛЭ из U0, В 0,5 0,6 0,8 0, п сост. лог.1 в состоян. лог. Макс. потребл. мощность 26 49 2 Рпот, мВт одним ЛЭ в статич. режиме Дифференц. вх. сопротив R1, кОм 10 10 10 вх ление ЛЭ в состоянии лог. Дифференц. вх. сопротив R0, кОм вх ление ЛЭ в состоянии лог. Дифференц. выходн сопро R1, Ом 200 180 190 вых тивление ЛЭ в сост. лог. Дифференц. выходн сопро R0, Ом 0 0 0 вых тивление ЛЭ в сост. лог. Максимальное допустимое Uвх. макс, В 5,5 5,5 5,5 5, напряжение на входе ЛЭ Максим. допустимое отри Uвх. мин, В -0,4 -0,4 -1,56 -0, цат. напряж. на входе ЛЭ Максимально допустимый Iвых. макс., 10 15 1,8 ток на выходе ЛЭ мА Максимально допустимая Fмакс., МГц 10 30 3 частота переключений ЛЭ Коэффициент усиления по напряжению на линейном 8 10 8 К участке характеристики Как было рассмотрено выше, в ИМС ТТЛ при переключении ЛЭ из со стояния лог.1 в состояние лог.0 и обратно возникают сквозные токи, обу славливающие увеличение потребляемой мощности при повышении частоты переключений.

Таблица 2. Нагружаемый Число входов-нагрузок выход логиче- К155 К531 K Зарубежный аналог Зарубежный аналог Зарубежный аналог ского элемента 74 74S 74LS К155 10 8 К155,буферная 30 24 К531 12 10 К531,буферная 37 30 К555 5 4 К555,буферная 15 12 Динамическую мощность Рдин, потребляемую логическим элементом, можно рассчитать по следующей формуле:

Рдин = Рпот (1+0,21·f ), (2.27) где f - максимальная частота переключений в МГц, например, тактовая час тота работы устройства;

Рпот - номинальная потребляемая ЛЭ в статическом режиме мощность. Формулой (2.27) можно пользоваться для расчёта потреб ляемой динамической мощности устройством в целом, если вместо Рпот под ставить суммарную потребляемую устройством мощность в статическом ре жиме. Согласно формулы (2.27) удвоение мощности произойдёт при частоте переключений в 5МГц. На частотах же меньших 1МГц увеличением потреб ляемой мощности можно пренебречь.

Работа базового логического элемента в динамическом (импульсном) режиме характеризуется его динамической характеристикой, т.е. зависимо стью выходного напряжения Uвых(t) = f(t) при нормированном импульсном воздействии на входе.

В основу расчётов, нормирующих динамические характеристики спро ектированного устройства, положены временные параметры базовых логи ческих элементов, отображающие зависимости во времени выходных сигна лов от входных.

Входной нормированный импульс (лог.1) имеет идеализированную тра пецеидальную форму, форма выходного импульса (лог.0) также считается трапецеидальной (рис.2.12). Из-за наличия «паразитных» ёмкостей между переходами база-коллектор, база-эмиттер и коллектор-эмиттер транзисторов, входящих в базовый элемент, (рис.1.24), а также из-за задержек времени, не обходимого для рассасывания неосновных носителей тока при выходе тран зисторов из режима насыщения, возникают задержки во времени в измене нии выходного напряжения.

Поскольку паразитные ёмкости «включены» параллельно указанным пе реходам, то состояние транзисторов не начнёт изменяться, пока названные ёмкости не зарядятся либо не разрядятся. Поэтому возникают временные за держки в распространении входного импульса. (Реакция элемента на фронт и спад импульса.) Так как входной и выходной импульсы имеют непрямо угольную форму, то их длительности вх и вых определяются на уровне 0,5U, где U - напряжение, принятое за уровень лог.1 (рис.2.12).

Различают сле дующие временные па раметры базовых эле ментов:

• t1.0 - время за зд. р держки распространения сигнала при включении ЛЭ (перехода из состоя ния лог.1 в состояние лог.0 или, условно, пе рехода 10);

• t0.1 - время за Рис.2.12. К определению временных параметров базо- зд. р вых логических элементов ИМС держки распростране ния сигнала при выклю чении логического элемента (перехода 01);

• t1.0 - время задержки включения элемента (задержка фронта выход зд.

ного импульса);

• t0.1 - время задержки выключения элемента (задержка спада выход зд.

ного импульса);

• t1.0 - время включения ЛЭ (длительность фронта выходного импульса);

• t0.1 - время выключения элемента (длительность спада выходного им пульса).

Указанные параметры, кроме задержек распространения t1.0 и t 0.1, зд. р зд. р определяются на уровнях 0,9U и 0,1U от уровней напряжения, принятого за лог.1, и соответственно, принятого за лог.0. На рис.2.12 за уровень лог.0 при нято напряжение, равное нулю. Обычно временные параметры измеряются для базовых ЛЭ ИМС стандартного исполнения в нормальных условиях экс плуатации при нормированной нагрузке. Например, для ИМС ТТЛ К нормированными условиями определения временных параметров являются температура +25°С, ёмкость нагрузки С 15пФ, коэффициент разветвления по выходу Краз=10.

За основные временные параметры принимаются t1.0 и t0.1. Как зд. р зд. р видно из диаграмм рис.2.12, задержка при выключении элемента (2И-НЕ) приближённо в 2 раза больше задержки распространения при его включении.

Для ЛЭ стандартного исполнения t1.0 15нс и t0.1 22…29 нс. С цепями зд. р зд. р коррекции эти параметры имеют следующие значения t1.0 7нс и t0. зд. р зд. р 13нс. Такие соотношения объясняются, прежде всего, затратами времени на рассасывание неосновных носителей тока транзисторов выходного каскада при выходе их из режима насыщения.

Для расчёта граничной рабочей частоты переключений ЛЭ обычно ис пользуется усреднённая задержка t зд. ср. р распространения сигналов, опреде ляемая по формуле t зд. ср. р = (t1.0 + t0.1 ) / 2. (2.28) зд. р зд. р Согласно формуле (2.28) для серий ИМС ТТЛ стандартного исполнения гра ничная рабочая частота составит Fгр = 1 / t зд. ср. р =2·109/ (t1.0 + t0.1 ) = 2·109/ (15+25) = 50Мгц.

зд. р зд. р Установлено, что граничная частота переключений сильно зависит от ёмкости нагрузки, рабочей температуры переходов транзисторов и нагрузки базовых элементов ИМС. Поэтому в справочной литературе приводятся за ниженные данные по граничным частотам в расчёте на самые худшие усло вия работы устройства.

Быстродействие спроектированного комбинационного устройства оце нивается суммарной задержкой распространения входного сигнала по самой «длинной» цепи его передачи на выход (выходы) устройства. Если устройст во имеет несколько выходов и несколько входов, то выбираются логические элементы, образующие самый длинный путь передачи входного сигнала к соответствующему выходу.

Параметры t1.0 и t0.1 для каждой микросхемы, как правило, приво зд. р зд. р дятся в справочниках по ИМС. Причём у многофункциональных микросхем со многими функционально неравнозначными входами задержки распро странения могут быть различными, и для оценки их быстродействия следует выбрать наибольшие задержки. Затем по формуле (2.28) следует рассчитать среднюю задержку для каждого логического элемента и соответственно для каждой микросхемы. Суммарная задержка, положенная в основу оценки бы стродействия, рассчитывается по формуле k Tср. зд = tзд.cр. р.i, (2.29) i= где tзд. ср. р. i - средняя задержка распространения для i-того логического эле мента, а k - число логических элементов, образующих самый длинный путь передачи входного воздействия.

Следует отметить, что в сериях ИМС ТТЛш транзисторы базовых эле ментов (транзисторы Ш отки) не работают в режиме насыщения, благодаря наличию отрицательной обратной связи по напряжению, поэтому задержки распространения сигналов через такие элементы значительно меньше, а бы стродействие соответственно больше (см. табл.2.3).

2.6.1. Общие требования к принципиальным схемам цифровых устройств Основное отличие принципиальных схем от функциональных заключает ся в том, что на этих схемах приводятся сведения, необходимые для изготов ления устройства и разработки его монтажных схем. Это означает, что прин ципиальные схемы должны содержать сведения о типономиналах как микросхем, так и других компонентов. Кроме того, приводятся сведения об используемых напряжениях источников питания и указываются требования к их мощности.

В общем случае к принципиальным схемам и их чертежам предъявля ются такие же требования, что и к функциональным схемам (см. п.2.5.2).

Только в отличие от последних, на принципиальных схемах приводятся все технические решения и ограничения, позволяющие уяснить принципы дейст вия и частично конструктивное исполнение как отдельных функциональных узлов, так и устройства в целом. Эти требования и ограничения сводятся к следующему:

1. Не допускается использовать условные графические обозначения (УГО) элементов и функциональных узлов, не соответствующие ГОСТам ЕСКД для изображения принципиальных схем. Все УГО должны соответст вовать реально существующим микросхемам и компонентам радиоэлектрон ной техники.

2. Позиционные обозначения элементов и дискретных компонентов должны содержать сведения о конструктивной их принадлежности к той или иной микросхеме, микросборке либо микроблоку. Эти сведения указываются порядковым номером логического элемента (компоненты) в корпусе микро схемы (микросборки), и этот номер ставится через точку после порядкового номера микросхемы. Например, DD1.3, что будет соответствовать позицион ному обозначению цифровой микросхемы (микросборки) с порядковым но мером «1» в схеме и логическому элементу с номером «3» в микросхеме. До пускается использовать однобуквенный код (D) в обозначении ИМС, если в схеме устройства применяются только цифровые микросхемы, например, D1.3. В противном случае для обозначения аналоговых микросхем следует использовать двухбуквенный код DA… 3. На линиях входов и выходов около контурных линий УГО логических элементов (модулей) должны быть указаны номера выводов микросхем (мик росборок). Допускается не показывать на УГО цифровых микросхем выводы и их номера для подключения напряжений источников питания и общего по люса источника (источников) питания. Эти сведения приводятся в виде от дельного пункта примечаний к принципиальной схеме (на свободном поле чертежа) с указанием позиционных обозначений микросхем и микросборок.

Такие сведения носят характер предписания. Например, «Выводы 14 микро схем D1, D4…D15, подключить к шине питания +5В,…» и т.д.

4. Допускается около УГО резисторов, конденсаторов и катушек индук тивности приводить их номиналы, например, 15кОм, 2200пФ, 0,5Гн соответ ственно. При больших и сложных принципиальных схемах допускается эти сведения на чертеже не приводить, в таком случае их следует оформить в спецификации к принципиальной схеме. Аналогично для сложных цифровых устройств на ИМС, когда принципиальные схемы становятся громоздкими и трудны для чтения, допускается не показывать номера выводов микросхем.

Но в таком случае следует на свободном поле чертежа привести отдельно УГО по каждому типу микросхем и указать номера выводов (цоколёвку).

Сведения о типономиналах микросхем оформляют перечнем микросхем с указанием их позиционных обозначений, наименований и количества мик росхем каждого типономинала. Допускается эти сведения приводить на сво бодном поле чертежа либо оформить в виде спецификации к принципиаль ной схеме.

5. Если принципиальная схема устройства содержит достаточно боль шое число функциональных идентичных узлов (либо субблоков), каждый из которых имеет свою «собственную» принципиальную схему, то следует уп ростить схему в целом, применив УГО субблока в виде прямоугольника с контурной линией удвоенной толщины. При этом вводятся позиционные обозначения субблоков. Принципиальные схемы первого и последнего суб блоков раскрываются полностью, остальные показываются условным обо значением (УГО). Допускается пропускать (не показывать) УГО субблоков при их большом числе, заменив их пропуск тремя точками большего размера.

При этом позиционные номера показываемых субблоков должны учитывать общее число субблоков в устройстве. Допускается позиционные обозначения элементов, образующих субблок, приводить с порядковыми номерами, в пре делах одного субблока.

В описываемом случае на свободном поле чертежа следует привести от дельным пунктом примечаний указание на идентичность субблоков с переч нем их позиционных обозначений.

6. Принципиальные схемы (как и функциональные схемы) оформляются чертежами в установленных ГОСТами ЕСКД форматах без указания масшта ба и сопровождаются основными надписями. Все размеры стандартизован ных УГО элементов и компонентов, а также основная надпись, должны быть выдержаны согласно названных ГОСТов [9].

7. Функциональные узлы и модули в интегральном исполнении на прин ципиальных схемах показываются их стандартизованными УГО, причём принципиальные схемы самих ИМС не раскрываются. Это касается как циф ровых, так и аналоговых ИМС, микромодулей и устройств на их основе.

9. Принципиальные схемы (их чертежи) должны сопровождаться при мечаниями. Примечания приводятся на свободном поле чертежа и дополни тельно к сведениям, указанным в пунктах 3, 4, 5 настоящих требований, должны содержать:

• сведения об эквивалентной замене микросхем и других компонентов схемы другими микросхемами и компонентами;

• требования к источникам питания - допустимые пределы изменения питающих напряжений электрорадиокомпонентов, для которых технически ми условиями (ТУ) такое изменение допускается, и максимальная мощность источника. Например, для электромагнитных реле, сигнальных ламп и дру гих элементов световой и звуковой индикации и т.д.;

• указания о способах подключения входов неиспользуемых (в микро схемах) логических элементов. Эти сведения направлены на экономию по требляемой энергии;

• рекомендации по повышению помехоустойчивости работы устройства и указания о допустимых пределах изменения номиналов резисторов, ёмко стей и рабочих напряжений конденсаторов и других дискретных компонен тов.

Сведения, приводимые в примечаниях, позволяют другим разработчи кам аппаратуры (радиомонтажникам, конструкторам и др.) качественно вы полнить изготовление устройства и обеспечить заданные к нему технические требования.

Мы рассмотрели далеко не полный перечень вопросов и проблем, воз никающих при разработке принципиальных схем устройств на ИМС. Однако дополнительный материал по этому этапу синтеза выходит за рамки настоя щего пособия.

Изложенный метод синтеза допускает возможность проектирования устройств не только на интегральных микросхемах, но и на дискретных ком понентах радиоэлектронной и электромагнитной техники, в том числе, на транзисторах, на феррит-транзисторных ячейках и на релейно-контактных элементах. В этом его достоинство. Однако он требует от исполнителя твор ческого подхода и получения оригинальных технических решений. Кроме того, получаемые устройства характеризуются малой степенью конструктив ной и функциональной интеграции. Это можно отнести к недостаткам метода проектирования на ИМС малой степени интеграции.

3. Комбинационные устройства на универсальных логических модулях Стремление получить устройства с высокой степенью интеграции при водит к использованию микросхем средней и высокой степени интеграции.

Эвристическое применение таких микросхем наталкивается на большие трудности, поскольку указанные микросхемы могут содержать в своём со ставе до нескольких десятков простых взаимосвязанных логических элемен тов, поэтому они (СИС и БИС) характеризуются функциональной сложно стью и использование известных методов синтеза становится затруднитель ным.

По определению, логический модуль - это функциональный узел, позво ляющий реализовать не одну простую логическую функцию, а одновременно несколько «простых» логических функций либо одну функцию от большого числа аргументов (более 10). Причём, если модуль описывается полной сис темой логических функций, то он будет универсальным, и набор микросхем таких модулей будет функционально полным. В свою очередь это означает, что на универсальных логических модулях можно строить любые комби национные (и не только) логические устройства.

К универсальным логическим модулям в интегральном исполнении от носятся: полные декодеры (декодеры-демультиплексоры), мультиплексоры селекторы, постоянные и программируемые постоянные запоминающие устройства (ПЗУ и ППЗУ), программируемые логические матрицы (ПЛМ) и некоторые другие.

Особенность логических методов проектирования (синтеза) устройств на таких модулях заключается в том, что возможны два подхода к выполне нию процедур синтеза. При первом подходе выполняются «стандартные» процедуры и в результате устройства приобретают типовую структуру - это методы синтеза устройств с типовой структурой. Во втором подходе вы полняются процедуры, содержание и трудоёмкость которых предопределяет ся поставленной конкретной задачей (её размерностью). В результате полу чаются устройства с индивидуальной структурой - это методы синтеза уст ройств с индивидуальной структурой.

Сопоставляя названные методы, можно утверждать, что синтез уст ройств по типовой структуре аналогичен методам проектирования уст ройств и систем по типовым проектным решениям. Преимуществом этих методов является возможность создания устройств (и систем) с неизменной номенклатурой технических средств, выполнение же заданных функций дос тигается простым изменением конфигурации связей между типовыми техни ческими средствами. В свою очередь эта возможность ведёт к сокращению времени и затрат на проектирование. Кроме того, создаваемые устройства допускают возможность изменения в процессе их эксплуатации выполняе мых функций за счёт перекоммутации связей. Устройства становятся много функциональными. Однако в ряде случаев, могут быть получены техниче ские решения с неоправданно большими аппаратурными затратами. В этом недостаток этих методов. Наоборот, использованием методов синтеза уст ройств с индивидуальной структурой достигаются более простые проектные решения, но теряется возможность изменения функций в процессе эксплуа тации устройств, а трудоёмкость этапов проектирования возрастает.

Поэтому при решении конкретных задач следует вначале выбрать метод проектирования и ориентировочно оценить аппаратурные затраты на созда ние устройства.

3.1. Полные декодеры-демультиплексоры Полный декодер (дешифратор) - комбинационная схема (логический модуль), имеющая k входов, называемых «адресными», и N =2k выходов. В любом случае сигнал активного уровня может быть только на одном из вы ходов, номер («адрес») которого однозначно определяется комбинацией сиг налов на адресных входах в текущий момент времени. Если выходы декодера нумеровать десятичными числами, начиная с нуля, то адрес активизирован ного выхода можно определить, переведя двоичное k-разрядное число, ото бражающее комбинацию сигналов на адресных входах, в десятичную систе му счисления. Для этого адресным входам присваивают весовые коэффици енты согласно весовым коэффициентам разрядов двоичных чисел 2i, где i{0, 1, 2,...(k-1)}, и соответственно их помечают. Число k называют «по рядком» декодера. Если k =3, то это соответствует декодеру третьего по рядка и у него будет N=23=8 выходов. Выходы могут быть прямыми или ин версными, и в зависимости от этого значение активного уровня выходного сигнала меняется - при инверсных выходах за активное принимается значе ние лог.0, в противном случае активным значением считается лог.1.

Реальные микросхемы полных декодеров имеют дополнительные входы, называемые стробирующими или входами «разрешения/запрета», сигналы по которым разрешают либо запрещают появление на выходах сигналов актив ного уровня. В состоянии «запрета» ни на одном из выходов не может поя виться сигнал активного уровня. Государственными стандартами регламен тируется УГО полных декодеров. Так, на рис.3.1,а и рис.3.1,б приведены ус ловные графические обозначения полных декодеров третьего и четвёртого порядков соответственно. Причём рис.3.1,а иллюстрирует некоторый полный гипотетический декодер 3-го порядка с прямыми выходами и одним инверс ным стробирующим входом, а рис.3.1,б соответствует УГО реальной микро схеме К155ИД3. По УГО рис.3.1,а читаем: активным уровнем выходного сигнала является лог.1 и он может появиться, если на стробирующем входе (с меткой E) будет сигнал лог.0. В противном случае на всех выходах устано вится сигнал логического нуля. Наоборот, у декодера рис.3.1,б выходы инверсные, т.е. активным считается сигнал лог.0. И этот сигнал может появиться, если на обоих стробирующих входах будут сигналы лог.0, так как входы Е1 и Е2 инверсные и сигналы связаны операцией "И" (конъюнкцией).

О последнем «говорит» символ &, показанный в качестве групповой метки в левом дополнительном поле УГО. Если хотя бы на одном из названных входов будет сигнал лог.1, то декодер окажется в состоянии запрета и на всех выходах установятся сигналы лог.1.

В дальнейшем для сокращения записей примем обозначение DC-3 как синоним понятия «полный декодер третьего порядка», а DC-4 - «полный де кодер четвёртого порядка».

Для логического описания полных декодеров (DC) введём следующие логические переменные и функции: {аi}- множество адресных переменных, поставленных в однозначное соответствие сигналам по адресным входам де кодера. Причем индекс i есть показатель степени числа 2 при определении «веса» адресного входа и одновременно адресной переменной. Он принимает значения 0, 1, 2, 3 и т. д. до (k-1) включительно;

{Yj} - множество выходных функций, поставленных в однозначное соответствие выходным сигналам де кодера. Очевидно, что j пробе гает значения от 0 (нуля) до N 1. Таким образом, а0 - будет адресной переменной самого младшего разряда с весом 20=1, переменные а1 и а2 - отображают второй и третий разряды двоичного числа на адресных входах декодера и имеют соответственно веса 21=2 и 22 = 4 и так далее. Тогда для DC-3 комбинации адрес ных сигналов можно зафикси ровать наборами переменных <а2а1а0> и поставить им в со ответствие двоичное число ли бо конъюнкцию. При этом конъюнкцию следует записы Рис.3.1. Условные графические обозначения вать, не меняя порядка пере полных декодеров третьего порядка (а), микро менных, по следующему прави схемы К155ИД3 (б) лу: если значение сигнала (и со ответствующей переменной) равно лог.0, то переменная берётся со знаком инверсии, а если сигнал (переменная) равен лог.1, то - без знака инверсии.

( a2a1a0 ) Например, при наборе <110>, что соответствует значениям пе ременных а2=1, а1=1 и а0=0, будет активизирован 6-й выход декодера, так как двоичное число 110 равно десятичному числу шесть: 110(2) = 6(10). И, соответ ственно, выходная функция DC-3 Y6=1 при активном значении (лог.0) сигна ла на стробирующем входе Е (рис.3.1,а). С учётом сказанного декодер рис.3.1,а можно описать следующей системой логических (булевых) функ ций:

Y0 = s( a2a1a0 );

Y1 = s( a2a1a0 );

Y2 = s( a2a1a0 ) ;

Y3 = s( a2a1a0 );

Y4 = s( a2a1a0 ) Y5 = s( a2a1a0 );

;

(3.1) Y6 = s( a2a1a0 );

Y7 = s( a2a1a0 ).

В системе (3.1): Y0, Y1,...Y7 - выходные функции;

s - переменная, соответст вующая сигналу по стробирующему входу;

а выражения в круглых скобках, есть полное множество элементарных конъюнкций из трёх переменных.

Как известно из булевой алгебры, такое множество в то же время явля ется полным множеством конституент булевых функций трех переменных s при «разложении функций по единицам». При s = 0, =1 и множество функ ций Yi будет равно полному множеству конституент булевых функций трёх аргументов.

Систему функций (3.1) можно представить в обобщённой (компактной) форме:

~ ~ ~ Yi = s( a2 a1a0 )i, (3.2) где i{0, 1, 2,...7} - номер выхода полного декодера третьего порядка и в то же самое время десятичный номер конституенты логических функций от ~ ~ ~ трёх аргументов;

множество конъюнкций вида (a2a1a0)i есть полное множе ство конституент булевых функций 3-х аргументов. Следовательно, полный декодер 3-го порядка с прямыми выходами можно рассматривать как «гене ратор» конституент логических функций 3-х аргументов и поэтому исполь зовать для построения любых логических устройств с тремя входами.

Аналогично, функционирование декодера К155ИД3 (рис.3.1,б) можно описать системой функций ~ ~ ~ ~ Yi = (sd )(a3a2 a1a0 )i, i{0,1,2,....,14,15}. (3.3) Так как выходы декодера инверсные (что отображено символом инверсии над правой частью выражения 3.3), то сигнал активного уровня (лог.0) может появиться лишь при условии sd =, то есть s=d=0. Причём номер i ак тивизированного выхода будет определяться комбинацией <а3а2а1а0>i, суще ствующей в данный момент времени на адресных входах декодера. Множе ство {i} является полным множеством десятичных номеров конституент ло гических функций при их задании (определении) по нулям, т.е. по условиям ложности.

Следовательно, полный декодер 4-го порядка можно использовать для построения любых логических устройств с четырьмя входами.

Обобщая полученные на основе анализа выражений (3.2) и (3.3) выводы, легко показать, что полные декодеры образуют функционально-полный набор логических «элементов» (модулей), из которых можно строить любые логические устройства. Функциональная полнота сохраняется независимо от наличия стробирующих входов, а также независимо от типа выхода полного декодера (с инверсией либо без инверсии).

Наличие стробирующих входов расширяет функциональные возможно сти декодеров, так как их использованием можно реализовать дополнительно некоторые логические операции. Например, для декодера К155ИД3 такой операцией будет операция ЗАПРЕТ функцией 2ИЛИ-НЕ (так как sd = s + d и это выражение входит в систему (3.3) со знаком конъюнкции). Кроме того, наличие стробирующих входов позволяет строить полные декодеры больше го порядка из декодеров меньшего порядка.

Рассматривая полный декодер как функциональный «узел», преобра зующий входные сигналы в выходные, следует заметить, что «преобразуют ся» комбинации сигналов по адресным входам в позиционные сигналы на выходах. То есть каждому выходному сигналу однозначно соответствует определённая комбинация сигналов на адресных входах. В таком примене нии декодер является дешифратором двоичного безызбыточного кода с числом элементов, равным числу адресных входов декодера (и числу адрес ных переменных).

Стробируемые полные декодеры, имея хотя бы один стробирующий вход, могут использоваться в качестве демультиплексоров дискретных сиг налов, т.е. «коммутаторов с одного направления к нескольким». Действи тельно подавая, например, некоторую последовательность «информацион ных» сигналов на оба стробирующих входа Е1 и Е2 декодера рис.3.1,б, эту последовательность можно получить на одном из 16-ти выходов. Номер ак тивизированного выхода при этом будет определяться комбинацией адрес ных сигналов. Поэтому в справочной литературе такие микросхемы называ ют «декодерами-демультиплексорами».

Аналогично, полные декодеры k-го порядка (DC-k) могут выступать в роли генераторов конституент логических функций от k аргументов. Учиты вая, что любая функция (кроме функций-констант лог.0 и лог.1) может быть реализована как по условиям истинности (по единицам), так и по условиям ложности (по нулям), то с помощью таких декодеров можно построить любое логическое устройство, описываемое функциями от k аргументов. При этом функции могут быть представлены в «типовой» форме, а устройства приоб ретут типовую структуру. Для логических функций такими (типовыми) фор мами являются дизъюнктивная совершенная нормальная форма (ДСНФ) и конъюнктивная совершенная нормальная форма (КСНФ), записанные через выходные функции DC:

F =yh= yl ;

(3.4) {h} {l} F = yh = yl.

& & (3.5) {h} {l} В формулах (3.4) и (3.5) приняты следующие обозначения: {h} - под множество номеров "h" конституент, на которых функция F принимает зна чение лог.1;

{l} - подмножество номеров "l" конституент, на которых функ ция равна нулю;

- символ групповой дизъюнкции;

& - символ групповой конъюнкции;

yh и yl - выходные функции полного нестробируемого декоде ра, соответствующие конституентам с номерами "h" и "l". Эти функции име ют вид:

~ ~ ~ ~ ~ yi = (ak -1 ak -2…a2a1a0 )i (3.6) - для декодеров с прямыми выходами и ~ ~ ~ ~ ~ yi = (ak-1 ak-2 … a2a1a0 )i (3.7) - для декодеров с инверсными выходами. Между указанными подмножест вами справедливы следующие соотношения:

{h} {l} = {i} и {h} {l} =. (3.8) Согласно выражениям (3.8) объединение указанных подмножеств есть пол ное множество конституент {i}={0,1,2,...(2k-1)}, а их пересечение пусто. Дру гими словами, ни один элемент множества {h} не является элементом мно жества {l}, так как одна и та же функция не может принимать одновременно значения 0 и 1 на одном и том же наборе значений её аргументов.

Соотношения (3.4) справедливы для полных декодеров с прямыми вы ходами, а (3.5) - для декодеров с инверсными выходами.

Из выражения (3.4) следует, что для реализации устройств потребуется набор, состоящий из полного декодера k-го порядка и многовходовых эле ментов ИЛИ либо элементов ИЛИ-НЕ, если функция будет реализована по КСНФ. Аналогично из (3.5) следует, что для реализации устройств на пол ных декодерах с инверсными выходами потребуются дополнительно логиче ские элементы И-НЕ, если функция реализуется по ДСНФ, и элементы И, ес ли функция реализуется по КСНФ.

Так как выражения (3.4) и (3.5) справедливы для любой логической функции от любого числа аргументов, то ими можно описать любое комби национное устройство. В этом случае устройство приобретёт типовую струк туру, состоящую из полного декодера k-того порядка (БСД) и блока из мно говходовых логических элементов, объединяющих соответствующие выходы полного декодера (блок СО), рис. 3.2.

Здесь приняты следующие обозначения: БСД - базовая схема включе ния декодеров стандартного ти па, эквивалентная полному деко деру n-го порядка, где n - число входных сигналов устройства и соответственно полное множест во аргументов реализуемых функций Zk;

СО - схемы объе динения выходов блока БСД;

СК Рис.3.2. Типовая структура устройств на - схема коммутации выходов основе полных декодеров БСД к входам блока СО. В про стейшем случае эта схема может представлять собой некоторое наборное по ле, на котором выполняются электрические соединения выходов декодеров с входами многовходовых логических элементов, образующих блок СО. На рис.3.2 отображён случай, когда устройство имеет n входов и М выходов.

Следует заметить, полный декодер как универсальный логический модуль позволяет реализовать и простые логические функции, т.е. может выступать в роли простых логических элементов, например, таких как НЕ, И, ИЛИ, И-НЕ, ИЛИ-НЕ и др. Обратитесь к системе функций (3.1). При s=0 по лучим:

y0 = a2a1a0 = a2 + a1 + a0 - это функция ИЛИ-НЕ;

а функция y7 = a2a1a0 - есть функция "И" и так далее.

Однако использование в таком «качестве» полных декодеров неэффективно.

Метод синтеза комбинационных устройств с типовой структурой на ос нове полных декодеров основан на том, что в качестве аргументов реали зуемых функций следует использовать выходные функции полного декодера.

Другими словами, реализуемые некоторым устройством функции следу ет представить через функции полного декодера соответствующего порядка.

Функции при этом могут быть заданы либо картами Карно, либо в алгебраи ческой форме, а их аргументами являются логические переменные, одно значно поставленные в соответствие входным сигналам устройства. Причём идентификаторы этих логических переменных выбираются таким образом, чтобы они отображали смысловое значение входных сигналов. Именно так обстоит дело при решении конкретных инженерных задач.

Фактически, чтобы реализовать проектируемое устройство на основе полных декодеров, требуется решить задачу функциональной декомпозиции реализуемых функций, представив их через функции выбранных полных де кодеров согласно выражениям (3.4) или (3.5). Поскольку каждая выходная функция некоторого нестробируемого полного декодера является элементар ной конъюнкцией либо инверсией конъюнкции его адресных переменных (выражения 3.6 и 3.7), то достаточно поставить в однозначное соответствие аргументам функции адресные переменные полного декодера соответствую щего порядка и декомпозиция будет выполнена.

Другими словами, реализуемые некоторым устройством функции следу ет представить через функции полного декодера соответствующего порядка.

Функции при этом могут быть заданы либо картами Карно, либо в алгебраи ческой форме, а их аргументами являются логические переменные, одно значно поставленные в соответствие входным сигналам устройства. Причём идентификаторы этих логических переменных выбираются таким образом, чтобы они отображали смысловое значение входных сигналов. Именно так обстоит дело при решении конкретных инженерных задач.

3.1.1. Синтез комбинационных устройств с типовой структурой Сказанное позволяет сформулировать метод (содержание его этапов) синтеза устройств с типовой структурой. Этот метод заключается в сле дующем.

1. Формализовать заданные условия, построив карты Карно выходных функций синтезируемого устройства.

2. Определить полное множество аргументов всех выходных его функ ций и, выбрав ИМС полных декодеров стандартного исполнения, построить полный декодер требуемого порядка.

3. Определить подмножество {h} либо {l} для каждой реализуемой функции и соответствующие номера выходов полученного на этапе 2 полно го эквивалентного декодера, подлежащие объединению многовходовыми схемами И-НЕ (И) либо ИЛИ (ИЛИ-НЕ).

4. Построить функциональную, а затем принципиальную схему устрой ства.

Пример 3-1. Рассмотрим применение этого метода для реализации ко дового преобразователя, синтез которого был приведён в разделе 2.

После выполнения первого этапа синтеза имеем карты Карно выходных функций преобразователя (рис.2.5 и рис.3.3). На рис.3.3 изменены только идентификаторы выходных функций.

Рис.3.3. Карты Карно выходных функций кодового преобразователя Имеем следующие исходные данные: число входных сигналов, полное множество аргументов и число реализуемых функций равно 4 (n = 4, М = 4).

По числу аргументов выбираем порядок полного декодера, например декодер 4-го порядка К155ИД3. Этот декодер имеет инверсные выходы, следователь но, в качестве объединяющих элементов необходимо выбрать элементы И НЕ, если функции будем реализовать по единицам, либо элементы И, если функции реализовать по нулям. Анализируя карты рис.3.3, замечаем, что число единичных значений каждой из функций значительно меньше числа нулей. (Условные значения функций принимаем за лог.0.) Поэтому с целью упрощения схем выбираем вариант отыскания подмножеств {h} для каждой функции.

Процедуру поиска подмножеств {h} проще всего выполнить с помощью маскирующей матрицы полного декодера 4-го порядка.

Маскирующая матрица некоторого полного декодера вычерчивается в форме размеченной карты Карно для функций, аргументами которых явля ются адресные переменные этого декодера. В клетки матрицы следует ста вить символы (идентификаторы) выходных функций нестробируемого деко дера соответствующего порядка. Примером размеченной карты Карно функ ций 4-х аргументов является карта, приведённая на рис.2.1,в.

Для рассматриваемого случая маскирующая матрица декодера 4-го по рядка (ммDC-4) будет иметь вид рис.3.4. В клетки матрицы поставлены идентификаторы функций с индексами, соответст вующими номерам выходов декодера, на которых будут сигналы активного уровня при соответст вующей комбинации адресных переменных.

Используя маскирующую матрицу как трафа рет и наложив её (умозрительно) на карту Карно реализуемой функции, легко определить номера вы ходов и в то же самое время номера конституент лог.1, т.е. подмножество {h} для конкретной функ Рис.3.4. Маскирующая ции.

матрица полного деко Вспомните, что индекс у адресной переменной дера 4-го порядка несёт информацию о весовом коэффициенте пере менной и весовом коэффициенте соответствующего адресного входа деко дера. Поэтому по результату наложения ммDC-4 на карту функции легко определяется соответствие адресных переменных аргументам функции.

В рассматриваемом примере идентификаторы аргументов функций и ад ресных переменных декодера совпадают (просто частный случай). Прини мая это соответствие, находим по изложенной методике подмножества но меров объединяемых выходов декодера для реализации требуемых функ ций:

{h}Z0 = {1, 3, 5, 8};

{h}Z1 = {2, 3, 6, 9};

{h}Z2 = {4, 5, 6};

{h}Z3 = {7, 8, 9}.

Выберем в качестве элементной базы микросхемы К155 и построим функциональную схему преобразователя рис.3.5.

Так как декодер К155ИД3 имеет инверсные стробирующие входы, то чтобы он выполнял функции, на эти входы следует подать сигнал лог.0, т.е.

подключить их к шине лог.0. Выбрав в качестве логических элементов 3И НЕ и 4И-НЕ (микросхемы К155ЛА1, содержащие по 2 элемента 4И-НЕ), можно сократить число типономиналов требуемых микросхем. В итоге на создание кодового преобразователя потребуется 3 микросхемы D1 - К155ИД3, D2, и D3 - две микросхемы К155ЛА1. Коэффициент аппаратурных затрат = = 0,75 микросхем на функцию. При этом потребуется всего два типономинала ИМС.

Pages:     | 1 || 3 |



© 2011 www.dissers.ru - «Бесплатная электронная библиотека»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.